单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第,7,章 存储器、复杂可编程器件和现场可编程门阵列,学习要点：,半导体存储器的分类方法,ROM,、,RAM,的电路结构和工作原理,CPLD,和,FPGA,的基本结构,7.1,只读存储器（,ROM,）,7.2,随机存取存储器（,RAM,）,7.3,复杂可编程逻辑器件（,CPLD,）,7.4,现场可编程门阵列（,FPGA,）,第,7,章 存储器、复杂可编程器件和现场可编程门阵列,退出,7.1,只读存储器（,ROM,）,7.1.1 ROM,的定义与基本结构,7.1.2,二维译码,7.1.3,可编程,ROM,7.1.4,集成电路,ROM,7.1.5 ROM,的读操作与定时图,7.1.6 ROM,应用举例,退出,存储器的分类,RAM,：在工作时既能从中读出（取出）信息，又能随时 写入（存入）信息，但断电后所存信息消失。,ROM,：在工作时只能从中读出信息，不能写入信息，且断电后其所存信息在仍能保持。,根据使用功能不同，可分为：,根据存储机理不同，,RAM,又可分为：,静态,RAM,（,SRAM),和,动,态,RAM(DRAM),ROM,器件根据,制造工艺,不同分为：,二极管,ROM,、双极型,ROM,和,MOS,型,ROM,ROM,器件根据存储内容的,存入方式,不同分为：,固定,ROM,和可编程,ROM(PROM),可编程,ROM,又可分为：,一次可编程存储器,PROM,光可擦除可编程存储器,EPROM,电可擦除可编程存储器,E,2,PROM,快闪存储器,(Flash Memory),IC,卡、存储卡、,U,盘、,MP3,等,7.1.1 ROM,的定义与基本结构,存储阵列,地址译码器,输出控制电路,地址输入,控制信号输入,数据输出,由大量存储单元,构成的矩阵,用以决定访问,哪个字单元,控制输出,三态缓冲电路,的状态,读出数据,的通道,A,1,A,0,Y,0,Y,1,Y,2,Y,3,2,线,-4,线,译码器,+5V,R,R,R,R,A,1,A,0,D,3,D,2,D,1,D,0,OE,字线,位线,存储阵列,输出控制电路,ROM,结构示意图,0,0,1 0 1 1,0,1,1 1 0 1,1,0,0 1 0 0,1,1,1 1 1 0,1,高 阻,0,地址,译码器,7.1.2,二维译码,A,3,A,2,A,1,A,0,Y,0,Y,1,4,线,|,16,线,译码器,+V,DD,R,R,R,R,D,0,A,7,A,6,A,5,A,4,Y,14,Y,15,S,3,S,2,S,1,S,0,I,15,I,14,I,1,I,0,A,3,I,15,I,14,I,1,I,0,16,线,-1,线数据选择器,Y,A,2,A,1,A,0,0,0,0,1,0,0,0,1,0 0,0,0,0,0,0,1,0,0,0,1,用,MOS,管构成存储单元的,ROM,结构示意图,7.1.3,可编程,ROM,ROM,器件根据存储内容的存入方式不同分为：,固定,ROM,和可编程,ROM,可编程,ROM,又可分为：,一次可编程存储器,PROM,（存储阵列由带金属熔丝的二极管构成）,光可擦除可编程存储器,EPROM,（存储阵列由,SIMOS,管构成）,电可擦除可编程存储器,E,2,PROM,（存储阵列由,Flotox MOS,管构成）,快闪存储器（存储阵列由快闪叠栅,MOS,管构成）,固定,ROM,是利用掩模技术把数据写入存储器中（即构建存储阵列中字线与位线交叉处二极管的有、无），一旦制成，存储数据无法改写,快闪存储器,ROM,EPROM,E,2,PROM,非易失性,是,是,是,是,高密度,是,是,是,否,单管存储单元,是,是,是,否,在系统可写,是,否,否,是,几种,ROM,性能比较,7.1.4,集成电路,ROM,X,译码,Y,译,码,控制逻辑,存储阵列,Y,选通,输出缓冲器,OE,CE,PGM,A,16,A,0,D,7,D,0,V,CC,GND,V,PP,AT27C010,内部结构框图,工作模式,CE,OE,PGM,A,16,A,0,V,PP,D,7,D,0,读,0,0,A,i,数据输出,输出无效,1,高阻,等待,1,A,i,高阻,快速编程,0,1,0,A,i,V,PP,数据输入,编程校验,0,0,1,A,i,V,PP,数据输出,AT27C010,的工作模式,AT27C010,的读操作定时图,7.1.5 ROM,的读操作与定时图,地址存取时间,片选存取时间,输出使能时间,输出保持时间,输出失效时间,7.1.6 ROM,应用举例,用,ROM,实现二进制码与格雷码相互转换电路,A,4,A,3,A,2,A,1,A,0,CE,OE,C,I,3,I,2,I,1,I,0,D,3,D,2,D,1,D,0,O,3,O,2,O,1,O,0,ROM,C,(,A,4,),I,3,I,2,I,1,I,0,(,A,3,A,2,A,1,A,0,),二进制码,O,3,O,2,O,1,O,0,(,D,3,D,2,D,1,D,0,),格雷码,C,(,A,4,),I,3,I,2,I,1,I,0,(,A,3,A,2,A,1,A,0,),二进制码,O,3,O,2,O,1,O,0,(,D,3,D,2,D,1,D,0,),格雷码,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0 0 0 0,0 0 0 1,0 0 1 0,0 0 1 1,0 1 0 0,0 1 0 1,0 1 1 0,0 1 1 1,1 0 0 0,1 0 0 1,1 0 1 0,1 0 1 1,1 1 0 0,1 1 0 1,1 1 1 0,1 1 1 1,0 0 0 0,0 0 0 1,0 0 1 1,0 0 1 0,0 1 1 0,0 1 1 1,0 1 0 1,0 1 0 0,1 1 0 0,1 1 0 1,1 1 1 1,1 1 1 0,1 0 1 0,1 0 1 1,1 0 0 1,1 0 0 0,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,0 0 0 0,0 0 0 1,0 0 1 0,0 0 1 1,0 1 0 0,0 1 0 1,0 1 1 0,0 1 1 1,1 0 0 0,1 0 0 1,1 0 1 0,1 0 1 1,1 1 0 0,1 1 0 1,1 1 1 0,1 1 1 1,0 0 0 0,0 0 0 1,0 0 1 1,0 0 1 0,0 1 1 1,0 1 1 0,0 1 0 0,0 1 0 1,1 1 1 1,1 1 1 0,1 1 0 0,1 1 0 1,1 0 0 0,1 0 0 1,1 0 1 1,1 0 1 0,ROM,中的内容,7.2,随机存取存储器（,RAM,）,7.2.1,静态随机存取存储器,退出,7.2.2,同步静态随机存取存储器,7.2.3,动态随机存取存储器,7.2.4,存储容量的扩展,7.2.1,静态随机存取存储器,存储阵列,列译码,I/O,电路,行,译,码,I,/,O,0,I,/,O,m,1,A,i,+1,A,n,1,CE,WE,OE,A,i,A,0,1,、,SRAM,的基本结构及输入输出,RAM,的结构框图,工作模式,CE,WE,OE,I,/,O,0,I,/,O,m,1,保持,(,微功耗,),1,高阻,读,0,1,0,数据输出,写,0,0,数据输入,输出无效,0,1,1,高阻,SR,AM,的工作模式,2,、,S,RAM,存储单元,D,数,据,线,Y,j,（列选择线）,位,线,数,据,线,X,i,（行选择线）,D,B,B,位,线,V,DD,V,GG,T,1,T,2,T,5,T,6,T,3,T,4,T,7,T,8,存储单元,S,R,Q,Q,7.2.2,同步静态随机存取存储器,1,、,SSRAM,的基本结构及工作原理,7.2.3,动态随机存取存储器,1,、,DRAM,存储单元,动态存储单元及基本操作原理,+,C,刷新缓冲器,输出缓,冲器,/,灵敏放大器,位,线,B,输入缓,冲器,刷新,R,行选线,X,D,O,读,/,写,WE,D,I,存储,单元,2,、,D,RAM,的基本结构和操作时序,DR,AM,的基本结构,存储阵列,输入,/,输出,缓冲器及灵,敏放大器,行,译,码,列,译,码,数,据,选,择,器,刷新,计数器,行地址,寄存器,刷新控制,及定时,列地址,寄存器,行地址选通,RAS,列地,址选通,CAS,读,/,写,WE,输出使能,O,E,地址,A,RAM,是由许许多多的基本寄存器组合起来构成的大规模集成电路。,RAM,中的每个寄存器称为一个字，寄存器中的每一位称为一个存储单元。寄存器的个数（字数）与寄存器中存储单元个数（位数）的乘积，叫做,RAM,的容量。,按照,RAM,中寄存器位数的不同，,RAM,有多字,1,位和多字多位两种结构形式。在多字,1,位结构中，每个寄存器都只有,1,位，例如一个容量为,10241,位的,RAM,，就是一个有,1024,个,1,位寄存器的,RAM,。多字多位结构中，每个寄存器都有多位，例如一个容量为,2564,位的,RAM,，就是一个有,256,个,4,位寄存器的,RAM,。,容量为,2564 RAM,的存储矩阵,存储单元,1024,个存储单元排成,32,行,32,列的矩阵,每根行选择线选择一行,每根列选择线选择一个字列,Y,1,1,，,X,2,1,，位于,X,2,和,Y,1,交叉处的字单元可以进行读出或写入操作，而其余任何字单元都不会被选中。,地址的选择通过地址译码器来实现。地址译码器由行译码器和列译码器组成（即双译码结构）。行、列译码器的输出即为行、列选择线，由它们共同确定欲选择的地址单元。,2564 RAM,存储矩阵中，,256,个字需要,8,位地址码,A,7,A,0,。其中高,3,位,A,7,A,5,用于列译码输入，低,5,位,A,4,A,0,用于行译码输入。,A,7,A,0,=00100010,时，,Y,1,=1,、,X,2,=1,，选中,X,2,和,Y,1,交叉的字单元。,4,3,2,1,0,00010,1 0 0,I/O,R/W,G,1,G,2,G,3,G,5,G,4,D,D,CS,输入,/,输出控制电路,当,CS=1,时，,G,5,、,G,4,输出为,0,，三态门,G,1,、,G,2,、,G,3,处于高阻状态，,I/O,端与存储器内部完全隔离，存储器禁止读,/,写操作,当,CS=0,时，该存储器被选通，则根据,R/W,进行读,/,写操作,当,R/W=1,时，,G,5,输出高电平，,G,3,被打开，对被选中的单元进行读操作；,当,R/W=0,时，,G,4,输出高电平，,G,1,、,G,2,被打开，对被选中的单元进行写操作；,1,1,0,1,0,0,1,1,0,0,0,1,0,0,7.2.4,存储容量的扩展,将地址线、读写线和,片选线对应地并联在一起,输入输出（,I/O,）分开,使用作为字的各个位线,位扩展,由,8,片,1K1,实现,1K,8,字扩展,输入输出（,I/O,）线并联,要增加的地址线,A,10,A,12,与译码器的输入相连，,译码器的输出分别接至,8,片,RAM,的片选控制端,由,8,片,1K4,实现,8K,4,随机存取存储器（,RAM,）可以在任意时刻、对任意选中的存储单元进行信息的存入（写入）或取出（读出）操作。与只读存储器,ROM,相比，,RAM,最大的优点是存取方便，使用灵活，既能不破坏地读出所存信息，又能随时写入新的内容。其缺点是一旦停电，所存内容便全部丢失。,RAM,由存储矩阵、地址译码器和输入输出控制电路组成。实际上,RAM,是由许许多多的基本寄存器组合起来构成的大规模集成电路。,当单片,RAM,不能满足存储容量的要求时，可以把若干片,RAM,联在一起，以扩展存储容量，扩展的方法有位扩展和字扩展两种，在实际应用中，常将两种方法相互结合来达到预期要求。,本节小结,