,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,1,*,2024/11/15,1,第二章 外延及,CVD,工艺,1 外延工艺,一.,外延工艺概述,定义,:,外延(,epitaxy),是在单晶衬底上生长一层单晶膜的技术。新生单晶层按衬底晶相延伸生长，并称此为外延层。长了外延层的衬底称为外延片。,2024/11/15,2,CVD:Chemical Vapor Deposition,晶体结构良好,掺入的杂质浓度易控制,可形成接近突变,pn,结,外延分类:,气相外延(,VPE),常用,液相外延(,LPE),.,固相外延(,SPE),熔融在结晶,.,分子束外延(,MBE),超薄,化学气相淀积(,CVD)-,低温,非晶,2024/11/15,3,材料异同,同质结,Si-Si,异质结,G,a,A,s,-Al,x,Ga,(1-x),A,s,温度：高温1000以上,低温1000以下,CVD（,低温）,2024/11/15,4,二.硅气相,外延工艺,1.外延原理,氢还原反应,硅烷热分解,2024/11/15,5,2.生长速率,影响外延生长速率的主要因素,：,反应剂浓度,2024/11/15,6,温度：,B,区高温区（常选用），,A,区低温区,2024/11/15,7,气体流速 :,气体流速大生长加快,2024/11/15,8,生长速率还与反应腔横截面形状和衬底取向有关,矩形腔的均匀性较圆形腔好。晶面间的共价键数目越多，生长速率越慢。,等气压线,2024/11/15,9,3.系统与工艺流程,系统示意图,2024/11/15,10,工艺流程,.,基座的,HCl,腐蚀去硅程序(去除前次外延后基座上的硅),N,2,预冲洗 260,L/min 4min,H,2,预冲洗 260,L/min 5min,升温1 850,C 5min,升温2 1170,C 5min,HCl,排空 1.3,L/min 1min,2024/11/15,11,HCl,腐蚀 10,L/min 10min,H,2,冲洗 260,L/min 1min,降温 6,min,N,2,冲洗,2024/11/15,12,2024/11/15,13,三.外延中的掺杂,掺杂剂有,:,1.,氢化物:,PH,3,，AsH,3,，BBr,3,，B,2,H,6 2.,氯化物:,POCl,3,，AsCl,3,2024/11/15,14,在外延层的电阻率还会受到下列三种因素的干扰,重掺杂衬底中的大量杂质通过热扩散方式进入外延层，称为,杂质外扩散,。,衬底中的杂质因挥发等而进入气流，然后重新返回外延层，称为,气相自掺杂,。,气源或外延系统中的污染杂质进入外延，称为,系统污染,。,2024/11/15,15,同型杂质 异型杂质,2024/11/15,16,四.外延层中的缺陷与检测,1.缺陷种类:,a.,存在于衬底中并连续延伸到外延层中的,位错,;,b.,衬底表面的析出杂质或残留的氧化物，吸附的碳氧化物导致的,层错,；,c.,外延工艺引起的外延层中析出,杂质,；,d.,与工艺或与表面加工(抛光面划痕、损伤),碳沾污等有关，形成的表面,锥体缺陷,(如角锥,体、圆锥体、三棱锥体、小丘)；,e.,衬底,堆垛层错,的延伸;,2024/11/15,17,2024/11/15,18,2024/11/15,19,2024/11/15,20,2.埋层图形的漂移与畸变2.,2024/11/15,21,漂移规律,111面上严重,偏离24度,漂移显著减小,常用偏离3度.,外延层越厚,偏移越大,温度越高,偏移越小,生长速率越小,偏移越小,S,i,Cl,4,S,i,H,2,Cl,2,S,i,H,4,硅生长-腐蚀速率的各向异型是发生漂移的根本原因.,2024/11/15,22,3.,参数测量,2024/11/15,23,五,.外延的用途,双极电路：,利用,n/n,+,硅外延，将双极型高频功率晶体管制作在,n,型外延层内，,n,+,硅用作机械支撑层和导电层，降低了集电极的串联电阻。,采用,n/p,外延片，通过简单的,p,型杂质隔离扩散，便能实现双极集成电路元器件间的隔离。,2024/11/15,24,外延层和衬底中不同类型的掺杂形成的,p-n,结，它不是通过杂质补偿作用形成的，其杂质分布可接近理想的突变结。,2024/11/15,25,外延改善,NMOS,存储器电路特性,(1)提高器件的抗,软误差,能力,(2)采用低阻上外延高阻层，可降低源、漏,n,+,区耗尽层寄生电容，并提高器件对衬底中杂散电荷噪声的抗扰度,(3)硅外延片可提供比体硅高的载流子寿命，使半导体存储器的电荷保持性能提高。,2024/11/15,26,软误差,从封装材料中辐射出的,粒子进入衬底产生大量(约10,6,量级)电子-空穴对，在低掺杂,MOS,衬底中，电子-空穴对可以扩散50,m，,易受电场作用进入有源区，引起器件误动作，这就是软误差,。,采用低阻衬底上外延高阻层的外延片，则电子-空穴对先进入衬底低阻层，其扩散长度仅1,m，,易被复合，它使软误差率减少到原来的1/10。,2024/11/15,27,CMOS,电路采用外延片可使电路的寄生闸流管效应有数量级的改善。,Latch-up,2024/11/15,28,器件微型化：,提高器件的性能和集成度要求按比例缩小器件的横向和纵向尺寸。其中，外延层厚和掺杂浓度的控制是纵向微细加工的重要组成部分；薄层外延能使,p-n,结隔离或氧化物隔离的横向扩展尺寸大为减小。,2024/11/15,29,工艺多样化：,具有相反导电类型的外延层，在器件工艺中可形成结和隔离区；,薄层外延供器件发展等平面隔离和高速电路；,选择外延可取代等平面隔离工艺来发展平面隔离；,绝缘衬底上的多层外延工艺可以发展三维空间电路,