单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,五、同步时序逻辑设计,同步时序逻辑设计的步骤：见教本P90！,第四章 时序逻辑续,1、分析设计要求，建立原始状态图，并化简；,2、确定触发器数目和类型，选择状态编码；,3、求状态方程、输出方程，能否自启动；,4、求驱动方程；,5、画逻辑图。,例1、设计一个“111时序检测器，当接连三个或三个以上“1电平输入检测时，输出为“1点平，其它情况下输出为“0电平。,解：1建立原始状态图，并化简,“111”检测器,Z输出,输入X,CP,一个1未送入以前检测器即初态状态为：S0,送入1个1以后的状态为：S1,连续送入2个1以后的状态为：S2,连续送入3个或3个以上1以后的状态为：S3,原始状态图X/Z：,S,0,S,2,S,3,S,1,1/0,0/0,1/0,1/1,1/1,0/0,0/0,0/0,比较S2和S3状态可发现：在相同输入条件下它们转换到同样的次态去，而且转换后得到同样的输出。因此，S2和S3为等价状态，可以合并为一个。,从物理上不难理解，因为当电路处于S2时，说明已连续输入两个1，这时只要输入再为1，就说明是连续输入三个1的情况，无须再设置一个电路状态。,对原始状态图化简：,0/0,S,2,S,0,S,1,1/0,0/0,1/0,1/1,0/0,2触发器选型及状态分配,选用JK触发器，2nN=3,得：n=2，即用两个JK触发器F2、F1,取 S0=00，S1=01，S2=10,标准：得到的电路最简，能自启动！,3输出方程、状态方程、自启动否？,00 01 11 10,Z,0,1,Q,2,Q,1,X,0 0 0,0 0 1,Q,2,Q,1,X,0 0 0,00 01 11 10,0,1,0 1 1,Q,2,0/0,0/0,1/0,0/0,0/0,00,01,10,1/1,Q,2,Q,1,X,0 0 0,Q,1,00 01 11 10,0,1,1 0 0,无效状态：Q,2,Q,1,=11,当X=1，,11,10,当X=0，,11,00,所以，能自启动！,(4)、驱动方程：,2式变为：,与状态方程比较得：,1式变为：,与状态方程比较得：,5、逻辑图,J,1,K,1,Q,1,J,2,K,2,Q,2,CP,Z,X,例2、,设计一个同步十进制计数器。,解：1建立原始状态图：,计数器,CP,计数脉冲,C,进位脉冲,计数器应有十个状态，既N=10，分别用S,0,，S,1,S,9,表示，得：,/c：,S,0,S,1,S,2,S,3,S,4,S,9,S,8,S,7,S,6,S,5,/0,/0,/0,/0,/0,/0,/0,/0,/0,/1,2触发器选型及状态分配,2,n,N=10，所以，n=4,即：选用4个JK触发器,选用8421编码Q4Q3Q2Q1也可选余3码或余3循环码,即：Q,4,Q,3,Q,2,Q,1,/c,0000 0001,0010 0011 0100,1001,1000,0111 0110 0101,/0,/0,/0,/0,/0,/0,/0,/0,/0,/0,3、输出方程、状态方程,0,0,0,0,0,0,0,0,0,1,Q,4,Q,3,00 01 11 10,Q,2,Q,1,C,00,01,11,10,00 01 11 10,Q,2,Q,1,Q,3,00,01,11,10,0,0,0,0,0,0,1,0,1,0,00 01 11 10,Q,2,Q,1,Q,4,00,01,11,10,0,0,1,0,1,0,0,1,0,0,Q,4,Q,3,Q,4,Q,3,最好包括 ,同理可得：,能自启动！,自启动：,无效状态：,1011,0100,1101,0100,1110 1111,0000,/0,/1,/0,/1,/0,/1,4驱动方程：,与JK触发器状态方程比较得：,5逻辑图略,例3,、分别见教本P91-97，例12-17。,六、异步时序逻辑设计,一般步骤：,1、分析设计要求，建立原始状态图，并化简；,2、确定触发器数目和类型，选择状态编码；,3、画时序图，选择时钟方程；,4、求状态方程、输出方程，检查能否自启动；,5、求驱动方程；,6、画逻辑图。,例1、,设计一个异步七进制计数器。,解：1建立原始状态图：,异步计数器,CP,计数脉冲,C,进位脉冲,计数器应有七个状态，既N=7，分别用S,0,，S,1,S,6,表示，得：,/c：,S,0,S,1,S,2,S,3,S,6,S,5,S,4,/0,/0,/0,/0,/0,/0,/1,2确定触发器数目、类型及状态编码,2,n,N=7，所以，n=3,即：选用3个JK触发器,选用8421编码Q3Q2Q1,即：Q,3,Q,2,Q,1,/c,000 001,010 011,110,101 100,/0,/0,/0,/1,/0,/0,/0,3画时序图，选择时钟方程至少画7个CP,1,2 3 4 5 6,7,8,CP,Q,1,Q,2,Q,3,C,选择时钟方程原那么1：在状态改变处必须有相应的边沿；,选择时钟方程原那么2：在满足原那么1条件下，脉冲个数应最少。,可选：,CP1=CP 原那么1,CP2=CP 原那么1,CP3=Q2 原那么2,4求状态方程、输出方程、能否自启动,0,1,00 01 11 10,001 010 100 011,101 110 000,为加法计数器次态卡诺图,对于任何一个触发器的次态来说，除了无效状态可以当作约束项处理外，没有时钟脉冲时，电路的状态也应该当成约束项处理，实际为其次态不会改变。,各个触发器的次态卡诺图为：,00 01 11 10,0,1,00 01 11 10,00 01 11 10,0,1,0,1,Q,1,Q,2,Q,1,Q,3,Q,2,Q,1,Q,2,Q,1,Q,3,Q,3,Q,3,Q,2,1 0 0 1,1 0,0,0 1 0 1,0 1,0,1 ,0,化简得：,00 01 11 10,0,1,Q,2,Q,1,Q,3,输出方程：,C,0 0 0 0,0 0,1,无效状态：,/c 111 000,/1,可自启动！,5求驱动方程：与JK触发器状态方程比较得：,6、画逻辑图略,解：,计数器的状态分别用S,0,，S,1,S,6,表示，得：,/M：,S,0,S,1,S,2,S,3,S,6,S,5,S,4,/0,/0,/0,/0,/0,/0,/0,例2、,设计一个可控制异步加法计数器，要求控制信号M=0时，为七进制；M=1时，为三进制。,Q,3,Q,2,Q,1,000,001,010,011,100,101,110,/1,/1,/1,选用3个JK触发器。,1,2 3 4 5 6,7,8,CP,Q,1,Q,2,Q,3,时钟方程：,CP,1,=CP,CP,2,=CP,CP,3,=Q,2,时序图：,M=0,M=1,Q,1,Q,2,Q,3,00 01 11 10,Q,2,Q,1,Q,2,00,01,11,10,1,0,0,1,1,0,0,1,0,00 01 11 10,Q,2,Q,1,Q,1,00,01,11,10,0,1,0,1,1,1,0,0,0,1,mQ,3,mQ,3,1,0,0,00 01 11 10,Q,2,Q,1,Q,3,00,01,11,10,mQ,3,逻辑图(略),