单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,存 储 系 统,第,6,章,6.1 存储系统层次结构,6.2 主存储器,6.2.1 主存储器概述,6.2.2 主存储器的组成与控制,6.3 高速缓冲存储器,6.3.1 Cache概述,6.3.2 Cache的工作原理,6.3.3 Cache的组织方式,6.3.4 替换算法和更新策略,6.4 虚拟存储器,6.4.1 虚拟存储器概述,6.4.2 段式虚拟存储器,6.4.3 页式虚拟存储器,6.4.4 段页式虚拟存储器,6.4.5 快表与慢表,了解存储器的分类,;,掌握主存储器的,3,种扩展方法,;,掌握,Cache,的,3,种组织方式及算法,;,掌握虚拟存储器的算法,;,了解快表与慢表,地址变换原理,.,教 学 要 求,第 6.1节,存储器概述,6.1 存储器概述,一、存储器分类,存储器,主存储器,随机存储器(RAM),只读存储器(ROM),双极型半导体存储器,MOS存储器（静态、动态）,可擦除可编程只读存储器,EPROM,，EEPROM,掩膜型只读存储器,MROM,辅助存储器,磁盘,(,软盘、硬盘、盘组)存储器,磁带存储器,光盘存储器,缓冲存储器,按存储器在计算机系统中的作用分类：,（1）,高速缓冲存储器,：,cache是解决存取速度的重要方法;,在CPU和主存中间设置高速缓冲存储器，,构成高速缓存（cache）-主存层次，,要求cache在速度上能跟得上CPU的要求。,（2）,内存储器,：主存或内存,它具有与CPU相匹配的存取速度，,CPU与主存可以直接交换数据。,（3）,外存储器,：辅存或外存。位于主机之外，,具有较大容量，存取速度相对较慢。,按存取方式分类：,（1）,随机存取存储器RAM:,可随机读/写存储器中的任何存储单元的内容，且读写时间与存储单元的物理位置无关。,（2）,只读存储器ROM,:,ROM在制作时将信息写入，其后所存储的内容只能读出而不能写入。,（3）,顺序存取存储器SAM:,SAM所存储的字或记录块按顺序存放和读出。信息记录格式以记录块（或数据块）为单位，加上间隔和标志区顺序排列若干记录块组成记录文件。,（4）,直接存取存储器DAM:,DAM是在存取信息时先指向存储器中的一个小的区域（如磁盘上的一个磁道），然后再在这一小区内进行顺序检索。它是顺序存取和随机存取的结合。,按存储介质分类：,（1）,磁介质存储器:,用磁性材料制造的存储器。,如磁盘、磁带等。,优点：存储容量大、成本低、存储信息不易丢失,缺点：体积大、存取速度慢。,（2）,半导体存储器:,用半导体器件组成的存储器。,优点：集成度高、体积小、容量大、存取速度快。,（3）,光存储器:,由激光束在光盘的表面形成不同的刻痕而保存信息，,读出时用激光束照射盘面，依靠盘面反射光强度的不同来读取信息。,6.1 存储器概述,按信息的可保存性分类：,（1）,易失性存储器,:,断电后所存信息消失。,半导体随机存储器RAM是易失性存储器。,（2）,非易失性存储器,:,断电后仍然可以保存原来存储的信息而不丢失。,而磁带和磁盘等磁表面存储器，属非易失性存储器。,6.1 存储器概述,二、存储器的基本组成,1.,内存储器的存储单元,位,:,二进制数的最基本单位，,也是存储器存储信息的最小单位。,存储字,:,一个二进制数由若干位组成，当这个二进制数作为一个整体存入或取出时这个二进制数称为存储字。,存储单元或内存单元,:,存放存储字的内存空间,存储体,:,大量存储单元的集合构成,在大多数计算机系统中，内存是以,字节为单位,编址的。,6.1 存储器概述,A,0,A,1,A,N-1,CS,D,0,D,M-1,RD,WR,2,N,M,位,存储器芯片的逻辑框图,存储器的逻辑表示,地址译码器的作用就是用来接受CPU送来的地址信号并对它进行译码，选择与此地址码相对应的存储单元，以便对该单元进行读写操作。,存储器地址译码有两种方式，通常称为单译码与双译码。,(1)单译码,单译码方式又称字结构，适用于小容量存储器。,(2)双译码,在双译码结构中，将地址译码器分成两部分，即行译码器(又叫X译码器)和列译码器(又叫Y译码器)。X译码器输出行地址选择信号，Y译码器输出列地址选择信号。行列选择线交叉处即为所选中的内存单元，这种方式的特点是译码输出线较少。,译码电路,常用的译码电路,6.1 存储器概述,译码器,A,5,A,4,A,3,A,2,A,1,A,0,63,0,1,存储单元,64个单元,行译码,A,2,A,1,A,0,7,1,0,列译码,A,3,A,4,A,5,0,1,7,64个单元,单译码,双译码,单译码结构,双译码结构,双译码可简化芯片设计,主要采用的译码结构,6.1 存储器概述,74LS138引脚,74LS138经常用来作为存储器的译码电路。,6.1 存储器概述,74LS138,的真值表,G,2,A G,2,B G1,C B A,Y7Y0,有效输出,0 0 1,0 0 0,1 1 1 1 1 1 1 0,Y0,0 0 1,0 0 1,1 1 1 1 1 1 0 1,Y1,0 0 1,0 1 0,1 1 1 1 1 0 1 1,Y2,0 0 1,0 1 1,1 1 1 1 0 1 1 1,Y3,0 0 1,1 0 0,1 1 1 0 1 1 1 1,Y4,0 0 1,1 0 1,1 1 0 1 1 1 1 1,Y5,0 0 1,1 1 0,1 0 1 1 1 1 1 1,Y6,0 0 1,1 1 1,0 1 1 1 1 1 1 1,Y7,其他值,1 1 1 1 1 1 1 1,无效,6.1 存储器概述,第 6.2节,主存储器的组成与控制,1.主存储器的组成与控制,1个存储器的芯片的容量是有限的，它在字数或字长方面,与实际存储器的要求都有很大差距，所以需要在,字向,和,位向,进,行扩充才能满足需要。,基本概念：,1）,容量满足要求，需对数据位进行扩展。,【例】用2K*1位的芯片,2K*8位的系统,2）,数据位满足要求，需对地址空间进行扩展。,【例】用2K*8位的芯片,8K*8位的系统,3）,数据位和地址空间均不能满足系统要求，,都需进行扩展。,【例】用2K*8位的芯片,8K*16位的系统,4）扩充芯片总数的计算方法：,需要芯片数=位扩充数字节扩充数,位扩展,字扩展,字位扩展,1.位扩展,6.2 主存储器的组成与控制,位扩展:,容量满足要求，需对数据位进行扩展。,位扩展指的是用多个存储器器件对字长进行扩充。,扩展方法,:,位扩展的连接方式是将多片存储器的地址、片选,CS,、,读写控制端,R,W,相应,并联,；,数据端,分别引出,。,【例1】,用64K*1位的芯片组成64K*8位的系统,字扩展:,数据位满足要求，需对地址空间进行扩展。,字扩展指的是增加存储器中字的数量。,扩展方法,:,将各芯片的地址线、数据线、读写控制线相应并联；,由片选信号来区分各芯片的地址范围。,动态存储器一般不设置,CS,端，但可用,RAS,端来扩展字数。只有当,RAS,由“,1”,变“,0”,时，才会激发出行时钟，存储器才会工作。,2.字扩展,6.2 主存储器的组成与控制,所需芯片数量=64K*8位,16K*8位,=4*1=4片,【例2】16K*8位静态芯片组成64K*8位存储器,2:4,最低地址,最高地址,C000,FFFF,00,0000,0000,0000,11,1111,1111,1111,11,11,4,最低地址,最高地址,8000,BFFF,00,0000,0000,0000,11,1111,1111,1111,10,10,3,最低地址,最高地址,4000,7FFF,00,0000,0000,0000,11,1111,1111,1111,01,01,2,最低地址,最高地址,0000,3FFF,00,0000,0000,0000,11,1111,1111,1111,00,00,1,说明,总地址,片内,A,13,A,12,.A,1,A,0,选片,A,15,A,14,地址,片号,地址空间分配表,6.2 主存储器的组成与控制,3.字位扩展,字位扩展:,数据位和地址空间均不能满足系统要求，都需进行扩展。,扩展方法:,先位扩展，再字扩展；,位扩展先确定,每组芯片的数量,，该组芯片具有整个,M,要求的位数；,字扩展确定所需芯片的,组数,；,位扩展和字扩展时应遵循各自的连接规则,6.2 主存储器的组成与控制,所需芯片数量=4K*8位,1K*4位,=4*2=8片,【例3】利用2114芯片（1K*4位）组成4K*8位存储器,字扩展,位扩展,地址范围的确定,组数,A,11,A,10,A,9,A,8,A,7,A,6,A,5,A,4,A,3,A,2,A,1,A,0,1,0,0,0,1,0,.,1,0,1,0,.,1,0,1,0,.,1,0,1,0,.,1,0,1,0,.,1,2,0,1,0,1,0,.,1,0,1,0,.,1,0,1,0,.,1,0,1,0,.,1,0,1,0,.,1,3,1,0,0,1,0,.,1,0,1,0,.,1,0,1,0,.,1,0,1,0,.,1,0,1,0,.,1,4,1,1,0,1,0,.,1,0,1,0,.,1,0,1,0,.,1,0,1,0,.,1,0,1,0,.,1,地址范围,000H-3FFH,400H-7FFH,800H-BFFH,C00H-FFFH,6.2 主存储器的组成与控制,主要有以下三部分连接：,1,）地址线的连接,2,）数据线的连接,3,）控制线的连接,在连接中要考虑的问题有以下几个方面：,1,）,CPU,总线的负载：,CPU,自已能带一个,TTL,负载，大系统要加上缓冲器。,2,）,CPU,的时序和存储器的存取速度之间的配合问题是否需要,T,W,3,）,存储器的地址分配和选片问题：内存分为,RAM,、,ROM,，,RAM,又,分为数据区、程序区，各个部分如何区分,4,）控制信号的连接：,RD,，,WR,，,IO/M,如何配合控制芯片,内存和,CPU,之间的连接,6.2 主存储器的组成与控制,一片存储芯片的容量有限，因此存储器往往由许多存储芯片组成，各存储芯片是否被选中，被选中的芯片的某个单元是否被选中，由“,片选,”和“,字选,”信号决定。,片选：,CPU访问内存时，选中的构成一个字节所,必须访问的存储芯片的信号。,字选：,对被选中的存储芯片，选中其中的某个存,储单元，以便进行数据的存取。,因此，对地址的译码分为：,高位地址参加,片选,（片外寻址）,低位地址参加,字选,（片内寻址）,6.2 主存储器的组成与控制,内存和CPU之间的连接,片选信号的产生,产生片选信号有两种方法：,线选法,和,译码法,。,译码法,分为,全局地址译码法,和,局部地址译码法,用高位地址线,直接,作为存储芯片的片选信号，每一根地址线的两种状态选通二组芯片。,它通常用于所用存储芯片数量不多，而,CPU,寻址空间远远大于存储器实际容量的情况。,线选法，使存储器的地址存在间断现象和地址重叠现象。,6.2 主存储器的组成与控制,线选法,【例】,用2114芯片(1K*4位)组成4K*8位的RAM系统,（1）计算出所需的芯片数,（2）构成数据总线所需的位数和系统所需的容量,（3）控制线，数据线，地址线的连接：,线选方式,局部译码选择方式,全局译码选择方式,（1）所需芯片数量,6.2 主存储器的组成与控制,4K*8位,1K*4位,4*2=8片,字扩展,位扩展,A,15,A,14,A,13,A,12,A,11,A,10,A,9,A,0,CPU,D,7,D,0,WE,A9A0,CS,2114,WE,D7D0,A9A0,CS,2114,WE,D3D0,A9A0,CS,2114,WE,D7D0,A9A0,CS,2114,WE,D3D0,A9A0,CS,2114,WE,D7D0,A9A0,CS,2114,WE,D3D0,A9A0,CS,2114,WE,D7D0,A9A0,CS,2114,WE,D3D0,1、线选方式,线选方式地址分布,