,CCF,ENGINEERING,&,MANAGEMENT,CONSULTING SERVICES,CCF,CCF,CCF,CCF,CCF,CCF,CCF,CCF,CCF,第五章：产品防静电设计基础,产品防静电设计过程,敏感半导体器件的防静电原理、测试和难题,产品、系统层面的防静电设计,13种防静电设计方法,产品/系统防静电能力的测试,产品防静电设计过程,确认器件材料的静电承受能力指标,了解厂内的静电防御能力,器件静电承受能力认证（按需求）,器件材料选择/确定防静电程度和需求,选择适当的防静电设计手段,样板/样机测试,面对的问题,在设计工作上您会面对以下问题：,1。在大多数器件材料的技术指标中，并不具备静电,承受能力这一项,而即使您能够获得这一指标。,2。指标未必准确可靠（可能是推断自其他类似产品，,或是供应商的所谓标准能力）,3。您或许只能得到,HBM（,人体放电模式）的指标,电子器件的抗静电能力,(无内置保护电路),NMOS,CMOS,MOS/Bipolar,ECL,Bipolar(digital),Bipolar transistor,50 800,V,600 13,000,V,250 1,400,V,250 800,V,250 1,200,V,200 700,V,450,V,600,V,475,V,575,V,5,000,V,450,V,采用半导体技术,抗静电能力范围,抗静电能力(平均),器件的抗静电设计,器件设计必须能够承受其制造过程以及,PCBA,组装过程中可能遇到的静电冲击！,器件的抗静电设计,稳态钳制设计,Diode clamp,Zener clamp,Enhanced Zener clamp,E-C Punch thru clamp,Schmitt trigger clamp,对固定的静电电压水平起反应，当静电放电达到该水平时启动钳制作用。,器件的抗静电设计,脉冲钳制设计,Inverter transient clamp,Schmitt trigger transient clamp,对静电放电的快速,dv/dt,起反应，快速启动和在一定时间内导通。,传统的抗静电测量,Protection structure#1,Protection structure#2,Protection structure#3,Protection structure#4,设计一组不同的抗静电结构,HBM,测试,Protection structure#3,承受最高的静电压！,摸索法,传统的抗静电测量的弱点,1。试验得到的最佳结构，在实际线路上未必能够得到,良好或相等的静电承受能力。,2。即使在试验后，结构的,I-V,特性仍然未知。如果所,有试验结构都不合格，整个试验必须重新进行。而设计人员对于什么需要改善并没有很好的信息依据。,3。如果两个或以上的结构设计合格，试验者并没有量,化的数据可协助选择出其中的最佳结构。,HBM,测试并不足够！,抗静电能力特性分析,NMOS,抗静电结构的,I-V,特性,1,st,breakdown 2,nd,breakdown,1,st,breakdown=2,nd,breakdown,特性量化分析对于优化设计是个重要的工作。,设计直接简单,并联设计困难,不能采用,测试分析的条件,HBM current waveform,传统,I-V,曲线分析仪无法胜任！,复杂的电流模式,HBM,最具代表性，测试必须模拟,HBM,的电流波形。,TLP,测试技术,Transmission Line Pulsing,恒流,TLP,恒阻,TLP,通过对,rise-time,和波宽的控制，可以准确的模拟出和,HBM,波形同等能量的测试波！,遗留的问题,1。实际工作中要获取良好,波形有一定的困难,2。测试成本相对还是可观,3。抗静电结构总会影响器件,的基本性能，性能要求的压力往往超越最佳抗静电的能力需求压力,这提供我们静电承受能力并非常规指标的部分答案！,完整的特性分析,CDM Tester,HBM/MM tester,不同故障模式有不同的承受能力，也需要不同的应对方法,供应商可有提供这些指标？,完整的防静电控制,您厂内的,ESD,管理体系，最好也只能做足部分的管制！,In-house manufacturing,PCBA,SMDs,将您供应商的防静电系统和您的结合！,完整的防静电控制,良好的供应商做足预防工作。,当出现静电量过度时，对产品自动分隔淘汰！,在关键部位（如拾放头和测试插座）进行实时监视,选择采用器件材料的要点,对于特别敏感或高价值产品。,1。要求供应商提供完整和准确的抗静电能力指标；,2。实际了解供应商如何获取这些指标；,3。评估供应商如何确保持续达到这些指标。,忽略了这些，您厂内的防静电努力可能毁于一旦！,产品的抗静电设计,在用户的使用环境中，产品一直曝露在静电的威胁之下！,我们知道,影响制造商而却又不受制造商控制的问题！,产品的抗静电设计,器件的抗静电设计是针对它本身以及产品的制造过程的防御而定！,组装在,PCBA,上的器件，仍可能在制造后的包装、运送和使用中遭受静电的破坏,!,制造商必须对此负责！,产品的抗静电设计,美国,ESD Association,预测,27 33%,67 73%,制造过程中的损坏,使用中的损坏,因此，产品的抗静电设计必须针对：,1。制造过程或工艺进行保护；,2。实际使用的环境进行保护。,产品抗静电设计的关注点,抗静电设计必须针对所有制造和使用过程中可能接触到的部位，包括：,电池或电源接口；,开关/按钮/键盘；,外界导线或电线；,靠近电路的金属螺丝；,信号接口（电线/插座等）；,PCB,接近边缘的导线；,接近机壳间隙、开口等部位的导线和器件。,产品抗静电设计的手段,1。隔离/减少干扰,2。滤波/去耦,3。抑制、钳制,产品抗静电设计的途径,1。抗静电器件的使用,常用的 3 个主要做法。,2。,PCB,布局设计,3。产品的结构设计,和屏蔽,产品抗静电设计的准则,综合以上考虑，我们可以整理出以下准则。,1。减少对接口的接触机会；,2。使用绝缘隔离或制造间隙；,3。对,I/O,接线采用串联电阻来限制放电电流；,(,阻值约100,1,K),4。使用去耦电容；,产品抗静电设计的准则,5。使用滤波器（如串联铁氧环和陶瓷电容接地）；,6。使用接地屏蔽面或屏蔽环；,7。使用涂层或隔离盖等，减少对,ESDS,的接触；,8。对,ESDS,采取,PCB,夹层内层跑线设计；,9。避免在,PCB,的边缘布线；,10。减少布线回路的面积；,产品抗静电设计的准则,11。使用,ESD,接地点，避免和信号（数字或模拟）,的接地共享以产生避免噪音；,12。把未保护布线和保护布线分开跑线，避免,电感干扰；,13。使用保护（抗静电）器件。,产品抗静电设计的准则,1。减少对接口的接触机会；,避免使,ESDS,器件直接和外界接口,平衡照顾操作的方便性和,ESD,风险,使用足够内陷设计的接插器件,产品抗静电设计的准则,2。使用绝缘隔离或制造间隙；,产品抗静电设计的准则,2。使用绝缘隔离或制造间隙；,较旧的使用历史，对静电承受能力,较好的器件有效,PCB Spark gaps,使用在 2,000,V,至 2,5000,V,或更高,的保护情况,V,B,3000,d+1350V,其中,d=,间隙距离,mm,保护电压：,产品抗静电设计的准则,Protected circuit,C,2,C,1,R,L,ESD source,V,cct,V,source,X,C,1,C,2,4。使用去耦电容；,去耦电容,减少脉冲,rise-time,和峰值电压,有起震荡的风险(,V,cct,V,source,),产品抗静电设计的准则,在去耦电容处使用长宽比为 5:1 或以下的引线设计，可以确保较小的寄生电感。同时使用大的接地设计。,Protected circuit,C,2,5:1 引线长宽比,大的接地点,I/O,去耦电容,避免发生震荡,产品抗静电设计的准则,5。使用滤波器,产品抗静电设计的准则,大的接地面或环形引线,ESD,ESDS,敏感件,6。使用接地屏蔽面或屏蔽环；,产品抗静电设计的准则,7。使用涂层或隔离盖等，减少对,ESDS,的接触；,ESD,敏感件,内层跑线,屏蔽罩,绝缘涂层,ESD,敏感件,8。对,ESDS,采取,PCB,夹层内层跑线设计；,产品抗静电设计的准则,10。减少布线回路的面积；,Loop Area,Induced Voltage,1,cm,2,5,cm,2,10,cm,2,10,volts,2,volts,20,volts,减少布线面积可以降低感应电压和,Soft error,Soft error,和,Latch up,CMOS,的结构图,ESD,等效电路图,（寄生可控硅）,产品抗静电设计的准则,10。减少布线回路的面积；,GND,+5,V,+,10,uF capacitor,ESDS,75,mm,20,mm,20,mm,8,mm,GND,+5,V,10,uF capacitor,ESDS,75,mm,18,mm,8,mm,2,mm,22,mm,Loop area,=230,mm,2,=(75,X 2)+(22 X 2)+(18 X 2),Loop area=(75 X 40)-(20 X 8),=2,840,mm,2,10 倍的差异,产品抗静电设计的准则,Chassis ground,Cct ground,ESDS,ESDS,Cct ground,Chassis ground,Cct ground,Chassis ground,Preferred,Acceptable,Poor,11。使用,ESD,接地点，避免,和信号（数字或模拟）的接地共享以产生避免噪音；,产品抗静电设计的准则,12。把未保护布线和保护布线分开跑线，避免,电感干扰；,Signal trace,Signal trace,TVS,ESDS device,Signal trace,Signal trace,TVS,ESDS device,使用法拉第屏蔽罩设计,Enclosed Assembly,Partially Enclosed Assembly,