,Digital Logic Circuit,第8讲 编码器和译码器,第 8 讲,课时授课计划,课 程 内 容,内容：,编码器和译码器,目的与要求：,1.,掌握编码、编码器、优先编码的概念。,2.,了解二进制编码器的逻辑功能、设计方法。,3.,了解优先编码器,MSI,器件,74LS148,的逻辑功能。,4.,掌握译码原理、译码器的设计方法。,5.,掌握,MSI,器件,74LS138,的功能、使用、功能扩展、逻辑符号。,重点与难点：,掌握编码、编码器、优先编码的概念。,掌握译码器的概念和原理，,MSI,的使用方法。,优先编码器的正确理解。,了解中规模组合逻辑电路的使用方法。,教学方法设计：,1.,讲解中注意基本概念的建立。,2.,强调,MSI,器件的使用，培养查手册的能力。,3.,由于编码与译码是逆过程，所以回顾已经讲过的编码器，引入译码器。,课堂讨论：一般编码器输入的编码信号为什么是相互排斥的？,复习（提问）：,1,编码原则？,2,为什么要用二进制编码器？,3.,译码原则？,4.8,位电话号码能供多少用户使用？（电话号码为十进制）,5.,若要对,8421BCD,码进行译码，输出信号应有多少个？,6.,逻辑函数的标准最小项之和式？,7.,译码器,CT74LS138,的输出逻辑函数式？,编码器,编码：,用代码表示特定对象的过程。,编码器：,实现编码的逻辑电路。,二进制编码的原则：,用,n,位二进制代码可以表示2,n,个信号，对,N,个信号编码时，应由2,n,N,来确定编码位数,n。,提问：101键盘编码需要几位二进制代码？,1.二进制编码器：,用,n,位二进制代码对2,n,个信号进行编码的电路。,8-3编码器电路：,8个输入信号互斥。,当,I,1,I,7,输入为0时，输出就是,I,0,的编码。,I,0,未画出。,3位二进制编码器,输,入,8个互斥的信号输,出,3位二进制代码,真值表,7,5,3,1,7,5,3,1,0,7,6,3,2,7,6,3,2,1,7,6,5,4,7,6,5,4,2,I,I,I,I,I,I,I,I,Y,I,I,I,I,I,I,I,I,Y,I,I,I,I,I,I,I,I,Y,=,+,+,+,=,=,+,+,+,=,=,+,+,+,=,输入信号为高电平有效（有效：表示有编码请求）,输出代码编为原码（对应自然二进制数）,I,7,I,6,I,5,I,4,I,3,I,2,I,1,I,0,Y,2,Y,1,Y,0,I,7,I,6,I,5,I,4,I,3,I,2,I,1,I,0,Y,2,Y,1,Y,0,(a),由或门构成,(b),由与非门构成,1,1,1,&,&,&,2.二十进制编码器,将09十个十进制数转换为二进制代码的电路。,下图为8421,BCD,编码器。,输,入,10个互斥的数码，输,出,4位二进制代码,当编码器某一输入信号为1且其它输入信号为0时，有一组数码输出。如,I,7,=1,时，,Y,3,Y,2,Y,1,Y,0,=0111。,输出数码各位的权从高位到低位分别为8、4、2、1，因此是一个8421,BCD,码编码器。,从编码表可以看出，该编码器输入信号,I,0,I,9,也是互斥的。,3.优先编码器,允许同时输入几个编码信号，而电路只对其中优先级别最高的信号进行编码。下图为8-3,优先编码器74,LS148,的逻辑图,。,从功能表看出，输入输出的有效信号都是0。在输入中，下标越大，优先级越高。,控制输入端(选通输入端)=0时，编码器工作。=1时，输出均为1，不进行编码。为选通输出端。当控制输入端 =0，但无有效信号输入时，=0。为扩展输出端。当 =0，且有信号输入时，才为0，否则为1。,集成3位二进制优先编码器74,LS148,集成3位二进制优先编码器74,LS148,的级联,16线-4线优先编码器,8421,BCD,码优先编码器,真值表,逻辑表达式,逻辑图,集成10线-4线优先编码器,译码器,译码是编码的逆过程，是,组合逻辑电路的一个重要器件,。,译码：,将表示特定意义信息的二进制代码翻译出来。,译码器：,实现译码功能的逻辑电路；,二进制译码原则：,用,n,位二进制代码可以表示2,n,个信号，所以对,n,位代码译码时，应由2,n,N,来确定译码信号位数,N。,译码器按用途可分为下列三类：,变量译码器：,编码器的逆过程，用来表示输入变量的状态。一般是以较少的输入变为较多输出的器件，通常包含2,n,译码和842,BCD,码译码两类。,码制变换译码器：,用于实现各种编码之间的转换，如,BCD,码之间的转换，8421码转换为余3码等。,数字显示译码器：,主要解决将二进制数显示成对应的十进制或十六进制数的问题，一般可分为,LED,译码驱动器和,LCD,译码驱动器两类。,1.二进制译码器,将输入二进制代码译成相应输出信号的电路。,电路结构,译码器有输出高电平有效和输出低电平有效两中类型。输出高电平有效时，每个输出对应输入的一个最小项；输出低电平有效时，每个输出对应输入的一个最小项的非。,设二进制译码器的输入端为,n,个，则输出端为2,n,个，且对应于输入代码的每一种状态，2,n,个输出中只有一个为1（或为0），其余全为0（或为1）。,二进制译码器可以译出输入变量的全部状态，故又称为变量译码器。,3位二进制译码器,真值表,输,入,：3位二进制代码输,出,：8个互斥的信号,逻辑表达式,逻辑图,电路特点,：与门组成的阵列,集成二进制译码器74,LS138,A,2,、,A,1,、,A,0,为二进制译码输入端，为译码输出端（低电平有效），,G,1,、,为选通控制端。当,G,1,1、,时，译码器处于工作状态；当,G,1,0、,时，译码器处于禁止状态。,真值表,输,入,：自然二进制码,输,出,：低电平有效,功能扩展：2片74,LS138,组成4-16线译码器,当,E=1,时，两个译码器均不工作，输出都为高电平。,当,E=0,时，译码器工作。,当,A,3,=0,时，1号片工作，输出由输入二进制代码,A,2,A,1,A,0,决定。,当,A,3,=1,时，1号片不工作，输出全为高电平1。2号片工作，输出由输入二进制代码,A,2,A,1,A,0,决定。,真值表,2.二-十进制译码器,将4位,BCD,码的十组代码翻译成09十个对应输出信号的电路。有4个输入端、10个输出端，所以又称为4-10线译码器。,逻辑表达式,0,1,2,3,9,0,1,2,3,8,0,1,2,3,7,0,1,2,3,6,0,1,2,3,5,0,1,2,3,4,0,1,2,3,3,0,1,2,3,2,0,1,2,3,1,0,1,2,3,0,A,A,A,A,Y,A,A,A,A,Y,A,A,A,A,Y,A,A,A,A,Y,A,A,A,A,Y,A,A,A,A,Y,A,A,A,A,Y,A,A,A,A,Y,A,A,A,A,Y,A,A,A,A,Y,=,=,=,=,=,=,=,=,=,=,将与门换成与非门，则输出为反变量，即为低电平有效。,A,0,A,1,A,2,A,3,Y,0,Y,1,Y,2,Y,3,Y,4,Y,5,Y,6,Y,7,Y,8,Y,9,1,1,1,1,&,&,&,&,&,&,&,&,&,&,集成8421,BCD,码译码器74,LS42,