单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,2019/1/25,#,主要内容,FPGA,设计基础理论知识介绍,FPGA,硬件设计,FPGA,软件设计,Xilinx FPGA,器件概述,Xilinx FPGA,开发流程,主要内容 FPGA设计基础理论知识介绍,1,2006,数字系统理论基础,CMOS,数字集成电路,晶体管级、最底层的构成,组合与时序逻辑单元,门级电路、最基本的组成单元,半导体存储器,数字系统的核心构成,2006数字系统理论基础 CMOS数字集成电路晶体管级、最底,2,2006,数字系统理论基础,触发器（,Flip-Flop,）与锁存器,(latch),图 基本的,D-Latch,图 基本的,D-Flip-Flop,两者的优点与缺点？,2006数字系统理论基础触发器（Flip-Flop）与锁存器,3,2006,几种典型的数字系统,FPGA,与,CPLD/EPLD,ASIC,专用集成电路,ASSP,专用标准产品,异构多处理系统,2006几种典型的数字系统 FPGA与CPLD/EPLD,4,2006,几种典型的数字系统,几种典型数字系统之间,FPGA,与,CPLD,的区别与联系以及应用场景？,FPGA,与,ASIC,的区别与联系以及应用场景？,ASIC,与,ASSP,的区别与联系以及应用场景？,ASIC,与,ASSP,未来的发展方向？,异构多处理系统的优势何在？,可编程器件与,DSP,（,MPU,）的区别？,可编程器件与,ARM,（,MCU,）的区别？,可编程器件与,GPU,的区别？,2006几种典型的数字系统几种典型数字系统之间 FPGA,5,2006,硬件描述语言,专业术语,IP,（,Intellectual Property,）核,即知识产权，是一段具有特定电路功能的硬件描述语言程序,软核（,Soft Core,）,用,HDL,语言建立的数字系统模型,固核（,Firm Core,）,用,HDL,建模和综合后生成的网表,硬核（,Hard Core,）,对功率、体积和性能进行了优化，并映射至特定的工艺。具体实例包括已完成布局布线的网表，以特定工艺库或全定制物理布图，或两者之组合。,网表（,netlist,）,是一个电路的雏形、电路之间硬件的连接形式,综合,就是在所给的标准单元库和设计约束的前提下，将对电路的,HDL,高级语言描述，转化成优化过的门级网表的处理过程,2006硬件描述语言专业术语 IP（Intellectu,6,2006,硬件描述语言,Verilog,的抽象,Verilog,的抽象,系统级,(system),用高级语言对电路模块的外部性能进行设计和描述,算,法级,(algorithmic),用高级语言结构设计算法,RTL,级,(Register Transfer Level),描述数据在寄存器之间流动和如何处理这些数据,门级,(gate-level),描述逻辑门以及逻辑门之间的连接,开关级,(switch-level),描述器件中三极管和储存节点以及它们之间连接,2006硬件描述语言Verilog的抽象Verilog,7,2006,现代,FPGA,设计流程,2006现代FPGA设计流程,8,2006,FPGA,硬件设计方法,通用系统,平台,芯片选型,功能、性能、接口、资源评估,接口预验证,高速接口、存储器接口,原理设计,电源设计、时钟设计、复位设计、接口设计、加载,硬件调试,在线调试,2006FPGA硬件设计方法通用系统 芯片选型,9,2006,FPGA,硬件设计方法,通用系统,平台,FPGA,的电源设计,功耗估计、模拟与数字电源、上电与掉电时序,FPGA,的时钟设计,时钟源选择、内部时钟单元、,Jitter,与,skew,FPGA,的复位设计,全局复位、看门狗、同步与异步复位,FPGA,的加载设计,加载方式、加载顺序、加载时间,FPGA,的接口设计,加载接口、存储器接口、高速接口、电源监控接口,2006FPGA硬件设计方法通用系统 FPGA的电源设计功耗,10,2006,FPGA,软件设计方法,通用系统,平台,设计方法的种类,原理图设计方法、硬件描述语言设计方法,设计思想,自顶向下、模块化设计,设计流程,需求分析、模块划分、设计输入、综合优化、时序收敛,设计技巧,模块复用、面积与速度的互换、流水线、乒乓操作,2006FPGA软件设计方法通用系统 设计方法的种类,11,软件设计的几大难点,异步跨时钟域的处理,异步设计与亚稳态,高速设计中的时序收敛,大规模逻辑设计的总体架构,大规模逻辑设计中的模块划分,大规模逻辑设计中的接口互联,大规模逻辑设计中的资源优化,大规模逻辑设计中的执行效率,FPGA,软件设计方法,FPGA,设计的时序分析,软件设计的几大难点 异步跨时钟域的处理FPGA软件设计方,12,软件设计的几大难点,异步跨时钟域的处理,异步设计与亚稳态,高速设计中的时序收敛,大规模逻辑设计的总体架构,大规模逻辑设计中的模块划分,大规模逻辑设计中的接口互联,大规模逻辑设计中的资源优化,大规模逻辑设计中的执行效率,FPGA,软件设计方法,FPGA,设计的时序分析,FPGA,设计的接口互联,软件设计的几大难点 异步跨时钟域的处理FPGA软件设计方,13,产生原因,FPGA,软件设计之,时序分析,静态时序,影响程度,动态时序,周期约束,时序约束,边沿约束,延时约束,时序分析 关键词：建立时间,保持时间,设计必要性,FPGA,软件设计方法,时序收敛,产生原因,影响程度,设计必要性,产生原因FPGA静态时序影响程度动态时序周期约束时序约束边沿,14,解决问题：板级互联,FPGA,软件设计之,接口互联,板级接口,拓扑结构：星型、树型、网型、交换型,Chip,级接口,接口协议：,PLB,、,Wishbone,、,AXI,模块接口,解决问题：模块间互联,拓扑结构：交换型、点对点型,接口互联 关键词：,PLB,总线,wishbone,总线,AXI,总线,接口类型：,PCI/PCIE,、,Ethernet,等,FPGA,软件设计方法,接口互联,解决问题：芯片级互联,拓扑结构：主从型、点对点型,接口类型：,SRIO,、,LVDS,、,bus,型,解决问题：板级互联FPGA板级接口拓扑结构：星型、树型、网型,15,Xilinx,器件概述,FPGA,28nm,工艺节点,45nm,工艺节点,65nm,工艺节点,Spartan-3,Virtex-2,Virtex-4,Virtex-5,Spartan-6,Virtex-6,7,系列,16nm,工艺节点,90nm,工艺节点,军品级,军品级,Xilinx器件概述FPGA28nm工艺节点45nm工艺,16,2006,Xilinx,器件概述,FPGA,Xilinx,的,65,纳米工艺节点,Virtex-5,系列,FPGA,Virtex-5 LX,系列：高性能通用逻辑系列,Virtex-5 LXT,系列：具有高速串行连接功能高性能逻辑,Virtex-5 SXT,系列：具有高速串行连接功能高性能信号处理应用,Virtex-5 FXT,系列：具有高速串行连接功能高性能嵌入式系统应用,2006Xilinx器件概述FPGAXilinx 的65,17,2006,Xilinx,器件概述,FPGA,通用系统,平台,Xilinx,的,45,纳米及其以下工艺节点,FPGA,2006Xilinx器件概述FPGA通用系统Xilinx,18,2006,Xilinx,器件概述,FPGA,通用系统,平台,Xilinx,的,45,纳米及其以下工艺节点,FPGA,常用型号：,LX45/75T,常用型号：,325T,常用型号：,690T,2006Xilinx器件概述FPGA通用系统Xilinx,19,2006,Xilinx,器件概述,SOC,通用系统,平台,Xilinx,的,ZYNQ MPSoC,可以实现异构多处理，具有更高的集成性、可靠性、保密性和智能性,2006Xilinx器件概述SOC通用系统Xilinx,20,2006,Xilinx,器件概述,SOC,通用系统,平台,Xilinx,的,ZYNQ MPSoC,可以实现异构多处理，具有更高的集成性、可靠性、保密性和智能性,常用型号：,7Z045,2006Xilinx器件概述SOC通用系统Xilinx,21,2006,Xilinx FPGA,开发流程与工具,关键词：仿真（,Modelsim/ISM,）、开发（,ISE,）、调试（,Chipscope,）,综合、实现、布局布线,功能仿真：测试激励、可综合,HDL,前仿真（功能仿真）,静态时序分析（,STA,）,在线调试（,Chipscope,）,固化配置文件,调试：,cdc,、,icon/ila/vio,2006Xilinx FPGA开发流程与工具关键词：仿真（M,22,2006,Xilinx FPGA,开发流程与工具,modelsim,信号窗口,波形窗口,2006Xilinx FPGA开发流程与工具 models,23,源文件窗口,处理子窗口,脚本子窗口,工作区子窗口,2006,Xilinx FPGA,开发流程与工具,ISE14.7,源文件窗口处理子窗口脚本子窗口工作区子窗口2006Xilin,24,2006,Xilinx FPGA,开发流程与工具,chipscope,文件窗口,波形窗口,2006Xilinx FPGA开发流程与工具 chipsc,25,2006,总结,并行执行的编程思想，区别于顺序执行,软硬件结合的思维方式，区别于软件编程,时序收敛的基本条件,模块化的设计思想，可复用性,稳健性的终极目标,FPGA,设计经验分享：,2006总结 并行执行的编程思想，区别于顺序执行软硬件结合的,26,为您提供智能嵌入式系统解决方案,THANK YOU,！,为您提供智能嵌入式系统解决方案THANK YOU！,27,