单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,主要内容,基于进位延时单元内插的,TDCFPGA,10 ps,高精度,TDCFPGA IP,基于,TDCFPGA,的通用模块,16,通道,100 ps TDCFPGA,通用插件,高密度高精度时间测量插件,基于,ACTEL,的,TDCFPGA,高精度时间测量技术的应用,主要内容基于进位延时单元内插的TDCFPGA,基于进位延时链的,TDCFPGA,工作原理,Coarse Counter(,Coarse Time,),+,Time Interpolation within,one clock period(,Fine Time,),(a),(b),基于进位延时链的TDCFPGA工作原理Coarse Cou,时间内插技术在,FPGA,中的实现方法,采用,FPGA,内的进位延时单元实现内插,b)Carry chain of a multi-bit adder,a)Carry-in in a Slice,c)Rout in a SLICE,时间内插技术在FPGA 中的实现方法采用FPGA 内的进位延,基于,FPGA,进位单元的,TDC,研究进展,2005,年：,100 ps Bin Size,50 ps RMS;,TNS Vol.53,Issue 1,Part 2,国际上第一次采用进位延时单元实现时间内插,2009,年：,50 ps Bin Size,20 ps RMS;,TNS Vol.57,Issue 2,Part 1,时间测量性能修正算法,：自校准，温度和电压变化补偿,2011,年：,10 ps Bin Size,(Effective),10 ps RMS,TNS Vol.58,Issue 4,Part2,基于吴进远的,Wave Union TDC,，进行了深入分析和改进,基于FPGA进位单元的TDC研究进展2005年：100 p,1:Unleash,1,2,1,2,Device:EP2C8T144C6,Plain TDC:,Max.bin width:160 ps.,Average bin width:60 ps.,Wave Union TDC A:,Max.bin width:65 ps.,Average bin width:30 ps.,WaveUnion,TDC by J.Wu,1:Unleash1212Device:EP2C8T14,WaveUnion TDC,国内外现状,德国,GSI:WaveUnion Type A:10 ps RMS,IEEE TNS Vol.58,Issue4,Part 1,pp.1547-1552,清华,:WaveUnion Type A:,20 ps RMS,IEEE NSS/MIC 2010,pp.396-399,高能所：,科大,:WaveUnion Type B:10 ps RMS,IEEE TNS Vol.58,Issue4,Part 2,pp.2011-2018,WaveUnion TDC 国内外现状德国GSI:Wave,INV+Delay+MUX,Wave Union Launcher,10-ps TDCFPGA,工作原理,INV+Delay+MUXWave Union Launch,10-ps FPGA TDC,的主要特性,WaveUnion Launcher,内嵌在进位链，不占用额外资源,无限振荡次数,(N),Bin Size,RMS v.s.N,主要技术指标,9,独立通道，,60%,逻辑资源,(XC4VFX60),24 Bits,粗计数，,168 ms,动态范围,10 ps RMS,Bin size 10 ps(N=4),10-ps FPGA TDC的主要特性WaveUnion L,10-ps TDCFPGA,的数据处理,N times Oscillation,10-ps TDCFPGA 的数据处理N times Os,RMS timing precision(,delay,)vs.N,，误差主要来自：,Non-uniformed distribution of the carry chain delay(,cell,),Random uncertainty of the oscillation period(,osc,),Other contributors,e.g.the steady of the clock(,other,),Three possible cases:,Case 1:,osc,cell,10-ps TDC,的时间测量分析,RMS timing precision(delay),时间测量精度仿真和测试的比较,Test:RMS vs.N,Case 1:,osc,cell,3,2,1,Simulation:RMS vs.N,Actual implementation falls in to Case 2,(a),(b),(c),时间测量精度仿真和测试的比较Test:RMS vs.NC,10-ps TDCFPGA,应用考虑,Pros and Cons,Larger N results in smaller bin size,lower timing precision,Larger N results in larger dead time (N+1)*T,CLK,No Averaging,N=4,B:325 ps,A:350 ps,10-ps TDCFPGA 应用考虑Pros and Co,主要内容,基于进位延时单元内插的,TDCFPGA,10 ps,高精度,TDCFPGA IP,基于,TDCFPGA,的通用模块,16,通道,100 ps TDCFPGA,通用插件,高密度高精度时间测量插件,基于,ACTEL,的,TDCFPGA,高精度时间测量技术的应用,主要内容基于进位延时单元内插的TDCFPGA,基于,FPGA,的高性能时间测量插件研制,50 ps RMS,100 ps Bin,NIM,USB,other platforms,16 Channels,170 ms Dynamic range,single-ended input,Range from-5V5V,with on-board fast discriminator,基于FPGA 的高性能时间测量插件研制50 ps RMS,TDC Logic IP Design,+Trigger Matching,170 ms Dynamic range,LVDS input,9 Channels in XC4VFX60,20 ps RMS,50 ps Bin,cost,less than 20%,of the total logic elements(total 50k LUTs and Registers available in XC4VFX60),10 ps RMS,12 ps Bin,cost,60%,of the total logic elements,基于,FPGA,的高性能时间测量插件研制,温度补偿,TDC Logic IP Design,+Trigger,TDCVirtex 5 FPGA,通用高性能插件,(PXI,VME),25 ps RMS,30 ps Bin,170 ms Dynamic range,LVDS input,16 channels,on PXI,VME,Trigger Matching,RMS:14 ps,基于,FPGA,的高性能时间测量插件研制,TDCVirtex 5 FPGA通用高性能插件(PXI,TDCFPGA PXI Module,TDCFPGA Test Setup,RMS:14 ps,USTC,基于,FPGA,的高性能通用时间测量插件,TDCFPGA VME Module,TDCFPGA PXI ModuleTDCFPGA T,多通道高密度,TDCFPGA,较高的集成度,单板单,FPGA,实现,64,个,TDC,通道,粗,-,细结合的时间测量,计数器实现“粗”时间测量,大动态范围,时钟分相技术实现“细”时间测量,较高时间测量精度,64,通道,TDC,多通道高密度 TDCFPGA较高的集成度64通道TDC,多通道高密度的,TDCFPGA,主要指标,时间测量精度：,1s,通道数：,64,时间测量,通道,资源占用：逻辑资源占用,56%,，全局总线占用,25%,基于,VIRTEX4,系列的,XC4VLX60-10FF1148,数据输出接口：,USB,传输,电源提供：外部提供单电源,5V,，,2A,已测试的连续稳定工作时间：,5,小时,多通道高密度的TDCFPGA主要指标时间测量精度：0.,时钟分相技术测量,细,时间,时钟,4,分相，可以获得,1/4,时钟周期的,Bin Size,利用,4,个分相时钟驱动锁存器，对,Hit,进行测量获得“细”时间,Hit,落入不同的,Bin,，所对应不同的“细”时间编码,时钟分相技术测量细时间时钟4分相，可以获得1/4时钟周期,利用流水线结构降低时钟频率,A,部分输出为,4bit*330MHz,，变为,C,部分输出为,32bit*41.25MHz,降低时钟频率可以提高粗计数器位数，扩展动态范围,时钟分相技术测量,细,时间,利用流水线结构降低时钟频率时钟分相技术测量细时间,多通道高密度,TDCFPGA,测试结果,1,1,、通道,0,与通道,1,的时间精度,2,、通道,18,在分别,060ns,延迟时的时间精度,最大值为,0.42539ns,3,、利用,AFG3252,信号源校准,TDC,的,Time Bin,1 Time Bin=0.75767ns,该项目已通过“中国工程物理研究院”验收,各道计数,时间精度,RMS,RMS:0.42 ns,Delay(0-60 ns),TDC,测量值,ns,信号源延时,(0-60 ns),多通道高密度 TDCFPGA测试结果11、通道0与通道1,主要内容,基于进位延时单元内插的,TDCFPGA,10 ps,高精度,FPGA TDC IP,基于,TDCFPGA,的通用模块,16,通道,100 ps FPGA TDC,通用插件,高密度高精度时间测量插件,基于,ACTEL,的,TDCFPGA,高精度时间测量技术的应用,主要内容基于进位延时单元内插的TDCFPGA,空间物理实验中时间测量的特殊要求,特殊要求：元器件的抗辐照性能,低空物理实验中的时间测量,PAMELA,实验，时间测量精度,50ps,AMS-02 Mission,，时间测量精度,25ps,深空物理实验中的时间测量,Cluster,、,FAST,实验，时间测量精度,1ns,ROSETTA Mission,，时间测量精度,2ns,嫦娥探月,2,期探月三维成像敏感器,空间物理实验中时间测量的特殊要求特殊要求：元器件的抗辐照性能,基于,ACTEL FPGA-based TDC,ACTEL FPGA,根据内部结构不同,Flash,型,包括,IGLOO,系列、,PROASIC,系列、,PROAISC3(E),系列等等,反熔丝型,AXCELERATOR,系列、,SX_A,系列、,RTAX_SSL,系列等等,TDC,测量原理：粗计数,+,细计数,细计数：,Flash,型利用,FPGA,内部,Buffer,Bin Size440ps,（仿真结果为,670ps,）,反熔丝型可利用内部进位链资源,仿真结果显示,Bin Size 80ps,粗计数：,16-bit counter,测量时间范围,1.6ms,基于ACTEL FPGA-based TDCACTEL FP,基于,ACTEL FPGA-based TDC,验证系统,ACTEL FPGA,：,A3PE1500,单芯片实现,8-channels,高精度时间数字转换,利用,USB,总线实现与上位机的通讯，传输测量数据及控制命令,基于ACTEL