,单击此处编辑母版标题样式,*,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第四章 存储器子系统,本章主要内容:,(1)存储器的一些基本概念,(2)存储器如何存储信息?,(3)用存储芯片构成一定容量的存储器?,(4)外部存储器的工作原理,第四章 存储器子系统本章主要内容:(1)存储器的一些基本,1,4.1 概述,典型结构:三级存储体系结构,高速缓存(,Cache),主存,外存层次,CPU,Cache,主存,外存,Cache:,容量小、速度高,主存:容量较大、速度较高,外存:容量大、速度慢,4.1.1 存储系统的层次结构,4.1 概述典型结构:三级存储体系结构 CPU,2,按存储器在系统中的作用分类,1.,主存,（内存）,主存是能由,CPU,直接编程访问的存储器，主要存放,CPU,当前使用的程序和数据。,速度快,容量有限,按存储器在系统中的作用分类1.主存（内存）主存是能由,3,2.,辅存,（外存）,存放大量的后备程序和数据。,速度较慢,容量大,3.,高速缓存,存放,CPU,在当前一小段时间内多次使用的程序和数据。,速度很快,容量小,2.辅存（外存）存放大量的后备程序和数据。速度较慢容量大3.,4,存储器读写命令,命中,不命中,CPU,访问高速缓存(,Cache),和主存的工作原理:,CPU,主存,Cache,存储器读写命令命中不命中CPU访问高速缓存(Cache)和主,5,4.1.2,物理存储器与虚拟存储器,物理存储器：,真正在物理上存在的主存储器，称为物理存储器，或简称为实存。访问主存的真实地址称为物理地址或实地址。,虚拟存储器：,虚拟存储器是指具有请求调入功能和置换功能，能从逻辑上对内存容量进行扩充的一种存储器系统。,依靠操作系统的支持来实现，使用虚拟存储器技术可使计算机内存看起来比实际内存大，在软件编程上可使用的存储器。它的存储容量即虚拟存储空间，面向虚拟存储器的编程地址称为虚拟地址或逻辑地址。,4.1.2 物理存储器与虚拟存储器物理存储器：,6,4.1.3 存储器的分类,1.按存储介质(存储信息的机理,),分类,(1)半导体存储器,有源器件,速度快,非破坏性读出,主要作,高速缓存,和,小容量主存,。,静态存储器:利用双稳态触发器存储信息,动态存储器:用电容存储的电荷存储信息,速度低,集成度低,功耗较大,信息易失,适合于作为大容量,主存,。,需要刷新,集成度高,功耗小,4.1.3 存储器的分类 1.按存储介质(存储信息的机理,7,(3)光盘存储器,速度慢,利用激光对光盘表面的记录模进行照射后是否出现融坑表示信息。,容量很大,非破坏性读出,长期保存信息,容量大,长期保存信息,利用磁层上不同方向的磁化区域表示信息。,非破坏性读出,适合于作外部存储器。,(2)磁表面存储器,速度慢,适合于作外部存储器。,(3)光盘存储器 速度慢利用激光对光盘表面的记录模进行照,8,2.按存取方式分类,随机存取:,(1)随机存取存储器(,RAM),可按地址访问存储器中的任一单元,访问时间与单元地址无关。,固存:用户不能编程,可读/可写,只读不写,PROM:,用户可一次编程,EPROM:,用户可多次编程,(紫外线擦除),EEPROM:,用户可多次编程(电擦除),可执行操作:,(2)只读存储器(,ROM),2.按存取方式分类随机存取:(1)随机存取存储器(RA,9,(3)顺序存取存储器(,SAM),访问时读/写部件按顺序查找目标地址,访问时间与数据位置有关。,如:磁带机 与磁带录音机工作原理类似,但存储信息为数字信息,而非模拟信息。,等待操作,平均等待时间(,ms),读/写操作,两步操作,速度指标,数据传输率(字节/秒),(3)顺序存取存储器(SAM)访问时读/写部件按顺序查找,10,(4)直接存取存储器(,DAM),访问时,读/写部件先直接指向一个小区域,再在该区域内顺序查找。访问时间与数据位置有关。如,:,磁盘、光盘等,操作过程是,:,三步操作,定位(寻道)操作,等待(旋转)操作,读/写操作,速度指标,平均定位(平均寻道)时间(,ms,),平均等待(平均旋转)时间(,ms,),数据传输率(位/秒),(4)直接存取存储器(DAM)访问时,读/写部件先直接,11,4.1.4,存储器系统的关键特性,1.,存取时间,存取时间 用,T,A,表示,(一般为,ns,级),从存储器收到地址到数据写入存储器或者读出的数据可用为止所需要的时间。,2.,存取周期,连续访问存储器时,两次访问之间的间隔时间。,存取周期的定义:,如下图所示:,4.1.4 存储器系统的关键特性1.存取时间存取时间,12,存取时间,存取周期,存取间隔,t,用于读出后的信息恢复或者控制线路恢复稳定,3.,数据传输率,数据传输率是数据传入或传出存储器的速率。分为随机存储器和非随机存储器的两种情况。,存取时间存取周期存取间隔t用于读出后的信息恢复或者控制线路恢,13,4.2 半导体存储器,存储信息原理:,静态存储器,SRAM,(双极型/静态,MOS,型),动态存储器,DRAM,(动态,MOS,型),依靠双稳态电路内部交叉反馈的机制存储信息。速度快,功耗较大,适合于作,Cache。,依靠电容存储电荷的原理存储信息。,功耗较小,容量大,速度较快,适合于作主存。,较静态存储器慢,比外存快,4.2 半导体存储器存储信息原理:静态存储器SRAM(,14,4.2.1,静态,MOS,存储单元与存储芯片,1、六管静态单元,(1)组成,T1、T3:,MOS,反相器,触发器,T2、T4:,MOS,反相器,T5、T6:,控制门管,Z:,字线,选择存储单元,W、W:,位线,完成读/写操作,Vcc,T3,T1,T4,T2,T5,T6,Z,W,W,4.2.1 静态MOS存储单元与存储芯片1、六管静态单元(1,15,(2)定义,“0”:,T1,导通,T2,截止;,“1”:,T1,截止,T2,导通。,(3),工作,字线,Z:,加高电平,T5、T6,导通,选中该单元。,写入:,在,W、W,上分别加高、低电平,写1,在,W、W,上分别加低、高电平,写0,Vcc,T3,T1,T4,T2,T5,T6,Z,W,W,(2)定义“0”:T1导通,T2截止;“1”:T,16,Vcc,T3,T1,T4,T2,T5,T6,Z,W,W,原信息为“1”,即,T1,截止,T2,导通,则,W,通过,T6,和,T2,对地放电,使,W,上有电流,经放大为“1”信号。,读出:,先将,W、W,充电至高电平,再根据,W、W,上有无放电电流,读1或0。,原信息为“0”,即,T1,导通,T2,截止,则,W,通过,T5,和,T1,对地放电,使,W,上有电流,经放大为“0”信号。,VccT3T1T4T2T5T6ZWW原信息为“1”,即T1,17,只要电源正常,保证向导通管提供电流,便能维持一管导通,另一管截止的状态不变。,静态单元是非破坏性读出,读出后不需重写。,(4)保持,Z:,加低电平,T5、T6,截止,该单元未选中,保持原状态。,所以称为:,静态,存储单元,只要电源正常,保证向导通管提供电流,便能维持一管导通,18,2.存储芯片,例.,SRAM,芯片2114,(,1,K,4,位),(1)外特性,A,6,A,5,A,4,A,3,A,0,A,1,A,2,CS,GND,V,cc,A,7,A,8,A,9,D,0,D,1,D,2,D,3,WE,2114(1,K,4),1,9,10,18,地址端:,A9A0,(,输入),数据端:,D3D0,(,输入/输出),电源、地,2.存储芯片 例.SRAM芯片2114(1K4位),19,(2)内部寻址逻辑,控制端:,=0 选中芯片,=1 未选中芯片,片选,CS,写使能,WE,=0 写,=1 读,寻址空间1,K,存储芯片共1,K,4,个位单元,被分成4个位平面(按矩阵排列),每个平面1,K,1,位。,如下图所示:,(2)内部寻址逻辑控制端:=0 选中芯片=1 未选中芯,20,每面矩阵排成64行,16列。,X0,行译码,6位行地址,X63,列译码,Y0,Y15,4位列地址,64,16,64,16,64,16,64,16,1,K,1,K,1,K,1,K,D,3,D,2,D,1,D,0,每面矩阵排成64行16列。X0 行译码6位行地址X63 列,21,读写过程控制:,X,i,读/写线路,Yi,W,W,W,W,数据输出缓冲,数据输入缓冲,D0D1D2D3,控制电路,CS,WE,读写过程控制:Xi 读/写线路YiWWWW数据输出缓冲,22,4.2.2 动态,MOS,存储单元与存储芯片,1.单管单元,(1)组成,C:,记忆单元,T:,控制门管,Z:,字线,W:,位线,(2)信息的存储,“0”:,C,无电荷;,“1”:,C,有电荷。,写入:,Z,加高电平,T,导通,W,上加高/低电平,写1/0,读出:,先对位线,W,预充电,使其分布电容,C,充电至,V,m,，然后对字线,Z,加高电平,T,导通,据,W,线电位变化,读出1/0,(3)工作,C,W,Z,T,C,4.2.2 动态MOS存储单元与存储芯片1.单管单元(1,23,(4)保持,字线,Z:,加低电平,T,截止,该单元未选中,保持原状态。,单管单元是破坏性读出,读出后需重写。,C,W,Z,T,C,(4)保持字线Z:加低电平,T截止,该单元未选中,24,地址线,:,A,7,A,0,(,输入)分时复用,提供16位地址。,数据端,:,Di,(,输入),Do,(,输出),GND CAS,Do A,6,A,3,A,4,A,5,A,7,2164 (64,K,1),1,8,9,16,Di WE RAS A,0,A,2,A,1,Vcc,空闲,/刷新,电源、地,引脚1未使用,或在新型号中用于片内自动刷新。,2.存储芯片,外特性,:,例.,DRAM,芯片2164,(,64,K,1,位),地址线:A7A0(输入)分时复用,提供16位地址。数据,25,控制端:,片选,=0 写,=1 读,写使能,WE,行地址选通,RAS,=0时,列地址选通,CAS,=0时,A,7,A,0,为,行地址,高8位地址,A,7,A,0,为,列地址,低8位地址,控制端:片选=0 写=1 读写使能WE行地址选通RAS=,26,附:半导体存储芯片的一般结构,除存储单元本身,存储芯片还包括地址译码器、,I/O,电路、片选控制和输出驱动电路等。,(1)地址译码器,地址译码器,对,n,条地址线译码,以选择2,n,个存储单元中的一个。,根据输入地址来选择存储单元,通常采用行/列双译码方式;,(2)I/O,电路,I/O,电路在数据总线与被选中的单元之间,控制被选中单元读出或写入,并具有驱动作用。,附:半导体存储芯片的一般结构除存储单元本身,存储芯片还包,27,(3)片选控制电路,片选控制电路用于控制存储芯片是否被选中。,为扩展存储器的字数,常需将若干存储芯片的,数据线并联使用,或,与双向的数据总线接,因而需要使用三态输出,驱动电路,既便于连接数据总线,又具有驱动功能。,(4)输出驱动电路,一个存储器系统一般由一定数量的存储芯片组成。在地址选择时,首先要选片,用地址译码器输出和一些控制信号(如8086的,M/IO),形成选片信号,只有当某芯片的片选(,CS),有效时,才能对该片上的存储单元进行读/写操作。,(3)片选控制电路 片选控制电路用于控制存储芯片是否被选,28,例:一个8,K,8,静态,RAM,A,3,8K,8,存储矩阵,I/O,电路,列译码,行译码,数据输入电路,三态数据输出驱动,控制电路,.,.,.,.,.,.,.,.,.,A,11,A,12,A,9,A,0,A,1,A,2,A,10,CS,OE,WE,.,.,.,D,0,D,7,.,.,.,.,例:一个8K8静态RAMA3 I/O电路,29,