,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,TJU.ASIC Center-Arnold Shi,*,/,单击此处编辑母版标题样式,动态,CMOS,与静态逻辑的比较,在静态电路中在任何时候（除去翻转时）输出总是通过低阻路径连至,GND,或,VDD,扇入（,fan-in,）为,n,时,要求,2,n,个,(,n,个,N-,型,+,n,个,P-,型,),晶体管,动态电路依靠把信号值暂时存放在高阻抗节点的电容上。,需要,n,+2,个,(,n,+1,个,N-,型,+1,个,P-,型,),晶体管,TJU.ASIC Center-Arnold Shi,动态CMOS与静态逻辑的比较在静态电路中在任何时候（除去翻转,1,动态逻辑门,In,1,In,2,PDN,In,3,M,e,M,p,Clk,Clk,Out,C,L,Out,Clk,Clk,A,B,C,M,p,M,e,on,off,1,off,on,(AB)+C),两个操作阶段,预充电,(CLK=0),求值,(CLK=1),TJU.ASIC Center-Arnold Shi,动态逻辑门In1In2PDNIn3MeMpClkClkOut,2,对输入输出的要求,一旦动态门的输出被放电，它直到下一个预充电阶段之前,不可能,再次被充电。,动态门的输入在求值期间最多只能有,一次翻转,。,（对,nlogic,为低至高过渡）,在求值期间或求值之后输出可以处于高阻态,(PDN off),状态存放在负载电容,C,L,上。,TJU.ASIC Center-Arnold Shi,对输入输出的要求一旦动态门的输出被放电，它直到下一个预充电阶,3,动态门的Logic Effort,2/3,3/3,2/3,TJU.ASIC Center-Arnold Shi,动态门的Logic Effort2/33/32/3TJU.,4,动态门的特点（以,N,-logic,为例）,逻辑功能仅由,PDN,实现（紧凑）,晶体管的数目是,N+2,（静态互补,CMOS,需,2N,个晶体管）,输入电容与,伪,NMOS,逻辑相同,全摆幅输出,(VOL=GND,及,VOH=VDD),无比逻辑,器件尺寸不影响逻辑电平,上拉速度改善，下拉时间变慢,快速的,开关速度，,(NOR,门的逻辑努力是,2/3,，比静态门,5/3,小许多,),输入电容,Cin,小，作为负载被驱动时，对驱动器的负载电容小,无短路电流,Isc,因此由,PDN,提供的电流均用来使,C,L,放电,输入只允许在预充电阶段变化，在求值阶段必须保持稳定,对,nlogic,，输入最多只能有一次低至高的过渡,简单的动态,CMOS,逻辑级不能串联,TJU.ASIC Center-Arnold Shi,动态门的特点（以N-logic为例）逻辑功能仅由PDN 实现,5,动态门的特点（续）,需要预充电,/,求值时钟,总功耗通常,高于,静态,CMOS,：,VDD,和,GND,之间不存在静态电流通路，无静态功耗,(,无,Psc),无,glitching,（毛刺）,较高的翻转概率,不论动态节点放电与否，时钟总在翻转,需要额外的对时钟网络的驱动,一旦输入信号超过,V,Tn,，,PDN,就开始工作，因此,V,M,V,IH,和,V,IL,等于,V,Tn,噪声容限,(NML),小，对噪声敏感,对漏电敏感,有电荷分享问题,TJU.ASIC Center-Arnold Shi,动态门的特点（续）需要预充电/求值时钟TJU.ASIC C,6,动态电路设计中的问题,1,:,电荷泄漏,C,L,Clk,Clk,Out,A,M,p,M,e,漏电流来源,CLK,V,Out,Precharge,Evaluate,主要是因为,亚阈值导电,和,反偏二极管,TJU.ASIC Center-Arnold Shi,动态电路设计中的问题1:电荷泄漏CLClkClkOutAMp,7,解决漏电电流的方法：补偿漏电,C,L,Clk,Clk,M,e,M,p,A,B,Out,M,kp,与传输门逻辑中的电平恢复方法相同,电平保持晶体管,Keeper,TJU.ASIC Center-Arnold Shi,解决漏电电流的方法：补偿漏电CLClkClkMeMpABOu,8,动态电路设计中的问题2：电荷分享,C,L,Clk,Clk,C,A,C,B,B=0,A,Out,M,p,M,e,原先存放在,C,L,上的电荷由,C,L,和,C,A,重新分布（分享），导致鲁棒性降低。,TJU.ASIC Center-Arnold Shi,动态电路设计中的问题2：电荷分享CLClkClkCACBB=,9,电荷分享的例子,C,L,=50fF,Clk,Clk,A,A,B,B,B,!B,C,C,Out,C,a,=15fF,C,c,=15fF,C,b,=15fF,C,d,=10fF,假定,VDD=2.5V,，电荷分享最坏情况下电压变化为,0.94V,TJU.ASIC Center-Arnold Shi,电荷分享的例子CL=50fFClkClkAABBB!BCCO,10,电荷分享时的两种情形,B,=,0,Clk,X,C,L,C,a,C,b,A,Out,M,p,M,a,V,DD,M,b,Clk,M,e,情形,1,，,Ma,处于亚阈值状态,TJU.ASIC Center-Arnold Shi,电荷分享时的两种情形B=0ClkXCLCaCbAOutMpM,11,电荷分享的解决办法,Clk,Clk,M,e,M,p,A,B,Out,M,kp,Clk,采用时钟驱动的晶体管预充电内部节点,（代价：增加了面积与功耗）,TJU.ASIC Center-Arnold Shi,电荷分享的解决办法ClkClkMeMpABOutMkpClk,12,动态电路设计中的问题3:回栅耦合,C,L1,Clk,Clk,B=0,A=0,Out1,M,p,M,e,Out2,C,L2,In,动态,NAND,静态,NAND,=1,=0,回栅耦合（,Backgate Coupling,，背栅耦合）,TJU.ASIC Center-Arnold Shi,动态电路设计中的问题3:回栅耦合CL1ClkClkB=0A=,13,回栅耦合效应,Voltage,Time,ns,Clk,In,Out1,Out2,时钟,馈通,背栅耦合,TJU.ASIC Center-Arnold Shi,回栅耦合效应VoltageTime,nsClkInOut1,14,动态电路设计中的问题4:时钟馈通,C,L,Clk,Clk,B,A,Out,M,p,M,e,由于栅至漏之间的,电容,，在,Out,和预充电器件时钟输入端之间存在耦合。于是输出电压可能上升至,VDD,以上。,时钟的快速上升（和下降沿）耦合至,Out,.,Clock Feedthrough,TJU.ASIC Center-Arnold Shi,动态电路设计中的问题4:时钟馈通CLClkClkBAOutM,15,时钟馈通效应,Clk,Clk,In,1,In,2,In,3,In,4,Out,In&,Clk,Out,Time,ns,Voltage,Clock feedthrough,时钟馈通,TJU.ASIC Center-Arnold Shi,时钟馈通效应ClkClkIn1In2In3In4OutIn,16,动态门的其他效应,电容耦合,衬底耦合,最小电荷注入,电源接地噪声(ground bounce地弹效应),TJU.ASIC Center-Arnold Shi,动态门的其他效应电容耦合TJU.ASIC Center-,17,动态门的级联,Clk,Clk,Out1,In,M,p,M,e,M,p,M,e,Clk,Clk,Out2,V,t,Clk,In,Out1,Out2,V,V,Tn,输入端只允许,01,的过渡（,NMOS Logic,）,简单的动态,CMOS,逻辑级不能串联,TJU.ASIC Center-Arnold Shi,动态门的级联ClkClkOut1InMpMeMpMeClkC,18,多米诺（,Domino,）逻辑,In,1,In,2,PDN,In,3,M,e,M,p,Clk,Clk,Out1,In,4,PDN,In,5,M,e,M,p,Clk,Clk,Out2,M,kp,1,1,1 0,0,0,0 1,一个多米诺（,Domino,）逻辑块由一个,n,型动态逻辑块,后面接一个,静态反相器,构成；由于多米诺模块输出由,一个低阻抗的静态反相器驱动，提高了抗噪声能力,TJU.ASIC Center-Arnold Shi,多米诺（Domino）逻辑In1In2PDNIn3MeMpC,19,多米诺（,Domino,）逻辑链,Clk,Clk,In,i,PDN,In,j,In,i,In,j,PDN,In,i,PDN,In,j,In,i,PDN,In,j,多米诺逻辑可以串联，串联的数目取决于在求值的时钟阶段，相串联的各级动态逻辑能来得及一个接一个地求值完毕。类似于,多米诺骨牌,!,TJU.ASIC Center-Arnold Shi,多米诺（Domino）逻辑链ClkClkIniPDNInjI,20,多米诺逻辑（,Domino Logic,）的特点,逻辑求值的传播如同多米诺骨牌的倾倒,求值阶段的时间决定了（允许的）逻辑深度,只能实现非反相的逻辑（所有的门均为非反相）,只有一个过渡被优化,门为无比逻辑，但电平恢复电路为有比逻辑,节点必须在预充电期间被预充电（这可能限制了,PMOS,的最小尺寸）,求值期间，输入必须稳定，对,nlogic,只能有一个上升的过渡,TJU.ASIC Center-Arnold Shi,多米诺逻辑（Domino Logic）的特点逻辑求值的传播如,21,多米诺逻辑（,Domino Logic,）的特点续,速度非常快：,静态反相器可以设计成不对称：,因为在反相器的输入端只有,1 0,的过渡,加大反相器的,PMOS,管可使反相器的,VM,上移,输入电容减小：因而,logical effort,较小,可根据扇出（,Fan-out,）情况优化设计反相器,增加电平恢复电路可以减少漏电和电荷分享问题,TJU.ASIC Center-Arnold Shi,多米诺逻辑（Domino Logic）的特点续速度非常快：T,22,无求值管多米诺（,Footless Domino,）,M,p,M,e,V,DD,PDN,Clk,In,1,In,2,In,3,Out1,Clk,M,p,M,e,V,DD,PDN,Clk,In,4,Clk,Out2,M,r,V,DD,预充电期间,Inputs=0,预充电期间若,Inputs=0,则可以取消求值管,(,直,接与地短路,),!,TJU.ASIC Center-Arnold Shi,无求值管多米诺（Footless Domino）MpMeVD,23,Footless Domino,The first gate in the chain needs a foot switchPrecharge is rippling short-circuit current,A solution is to delay the clock for each stage,TJU.ASIC Center-Arnold Shi,Footless DominoThe first gate,24,差分型,(,双轨,),多米诺逻辑,A,B,M,e,M,p,Clk,Clk,Out=AB,!A,!B,M,kp,Clk,Out=AB,M,kp,M,p,解决了多米诺逻辑的非反相问题,1 0,1 0,on,off,TJU.ASIC Center-Arnold Shi,差分型(双轨)多米诺逻辑ABMeMpClkClkOut=,25,多米诺骨牌世界记录,2005,年,11,月,18,日在荷兰创造出新的多米诺骨牌世界记录。组织者称，他们成功地推倒了,4,155,476,只骨牌，打破了去年由他们创造的,390,万只骨牌的记录。,在,11,月,14,日，一只麻雀误闯码放骨牌的大厅，撞倒了,2.3,万只骨牌，组