,ZTE 中兴,CADENCE 原理图建库简介,刘忠亮111499,CADENCE 原理图建库简介刘忠亮111499,CADENCE 原理图库结构,Library,sym_1,entity,chips,part_table,vlog_mode,symbol.css file,verilog.v file,chips.prt file,part.ptf file,verilog.v file,lcx,lcx,cell,Lcx.cat file,CADENCE 原理图库结构Librarysym_1ent,sym_1,entity,chips,part_table,vlog_mode,symbol.css file,verilog.v file,chips.prt file,part.ptf file,verilog.v file,lcx,cell,符号图形文件,包含端口列表,器件特征及物理封装等信息,器件附加属性文件,功 能 上 的 仿 真 模 型,文件,CADENCE 原理图库结构,sym_1entitychipspart_tablevlog,从上面的结构可以看出“cadence”的原理图库是由数据文件构成。这样，作库人也可以直接从库文件目录中选取某个文件进行拷贝和修改。当然，首先要对文件结构和内容十分熟悉。用这种方法建的原理图库经常会出一些错误。,所以还是按照CADENCE的建库步骤，使用“,Part Developer”,建库工具来建原理图库。,从上面的结构可以看出“cadence”的原理图库,Part Developer 界面,chips,part_table,sym_1,entity,vlog_mode,前三项是最常用的三项,根据目前设计状况另外两项作库时可以暂时不考虑,Part Developer 界面chipspart_tab,对于初学者来说，创建原理图库不但要了解库文件及对应的结构关系，还要熟悉创建流程和熟练使用库编辑器,（Part Developer）,为自己服务。,下面以一个简单器件的创建过程来演示一下一个元件库的创建流程。同时，介绍一下“,Part Developer”,的基本使用。,启 动,PROJECT MANAGER,，建 立 一 个 新 工 程,（PROJECT）（或者直接从开始选择library explorer启动。）,对于初学者来说，创建原理图库不但要了解库文件,在工程,（project）,的主界面选择,Tools/Library Tools/Part Developer,GO ON,在工程（project）的主界面选择 GO ON,选择,Create New,选择Create New,在Library 选项中,选择将来要存放新建器件的库.,这里,我建议大家最初建库时,最好把自己所建的器件放到自己的库内.这样,既方便本人查找修改,也不会导致各个公用库内器件的混乱.,在Library 选项中,选择将来要存放新建器件的库,在“,part name”,和“,physical part”,选项填入名称。例如：“,74LVT574”,注意选择要创建器件的类型为了仿真,在“part name”和“physical pa,在,Logical Pin”,对话框弹出同时也会出现一个表单。设计者在输入,“pin”,之前，要根据供应商提供元件的,“datasheet”,中,“pin name”,的形式进行,“Edit”,选项的设置,在Logical Pin”对话框弹出同时也会出现一个,cadence的原理图库设计,那么在这里：,Bit:,是基于位的形式,Slot:,是基于槽的形式,Group:,是基于组的形式。基于哪种形式要根据,“Datasheet”,的形式来决定。如要输入矢量，请选择：,BN-B;BN;BN-B。,如要输入标量，请选择：,BN-S;BN;BN-S,那么在这里：,在,Logical Pin,对话框中输入,pin name,之前,。,一定要在,“pin”,选项种选择正确的类型。,（,按所选用元件的说明,）,GO ON,在Logical Pin对话框中输入pin name,在,Logical Pin,对话框中逐个输入,pin name。,注意：这里类似总线形式或有一定规律的,pin,，可以一次输入，譬如：,A1-A16；1D-8D,等等。,GO ON,在Logical Pin对话框中逐个输入pin na,注意,“Logical Pin”,的分支要保证正确，即位于哪一个符号下，否则到后来出问题查找比较麻烦,注意“Logical Pin”的分支要保证正确，即,接下来定义一个器件封装,（package）,：,右键点击“,packages”，,选择“,new”，,在“,Specify Pack Type,“选项中封装类型，如,“DIP”,。,在,Reference Designator,选择中选择一种元件类型。如,“D”,。,(,设计者应严格按照原理图设计规范中规定的各种元件对应的文字符号来添入此选项,）,在下面属性中加入一条：body_name，值和上面的physical part相同（为了原理图反标的正确性）,接下来定义一个器件封装（package）：,然后点击,“Specify Footprint”,在,“JEDEC_TYPE”,选项中输入对应,的物理封装。,如：“,DIP20”,这里也可不填，在下面part_table中填。,GO ON,然后点击“Specify Footprint”在“JEDE,然后点击,“Physical Pin Mapping”,然后选择,Add Manually,，点击,Pin Numbers,，在“,Numeric”,选项中输入“,1-20”,。,APPLY,这里如果在上页中加入了jedec_type的封装名则extract from footprint直接取出管脚。,然后点击“Physical Pin Mapping”,这里，提醒一下，在,“Numeric”,选项中，只能输入数字。如果要输入类似,“A1、B2,之类的管脚号，应选择,“Grid”,选项。另外，一段时间以来，不少硬件设计人员在输入管脚号时，总是觉得是一件头痛的事情。因为他们没有找到捷径，而是一个一个的输入有规律的管脚号。如果是一个,“BGA”,器件，上百个PIN的输入不但耗时，而且有时难免会有手误，从而造成将来元件的使用错误。,其实，“,CADENCE”,可以让你快速输入。选择,“Grid”,选项，在,“ROW”,中输入,“A-J”,，在,“COLUMN”,中输入,“1-30”,，然后点击,“Creat,”你会看到！,这里，提醒一下，在“Numeric”选项中，只能输入,接着刚才,74LVT574：,将所有“,Number”,一一对应给“,Pin Name”,。如果有未使用的,“pin”,可以在“N”选项标识表示是NC空脚。另外POWER类型可点击右键复制。,GO ON,接着刚才74LVT574：GO ON,封装定义结束后，要给元件在原理图中一个表示符号,（Symbol）,：选择“,Part Developer”,中的,“Symbols”,，右键选择,“NEW”,。,封装定义结束后，要给元件在原理图中一个表示符,在对话框中高亮的三个选项中，经常使用的为前两项。选择您所需要的形式进行下一步，这里选择“,Number 2”：,隐藏电源和地管脚,显示电源和地管脚,电源和地管脚单独体,现在另一个符号上,在对话框中高亮的三个选项中，经常使用的为前两,如果想换一种封装类型,选择“,Specify Pack Type,”,这里,保持原来的封装,如果想换一种封装类型,返回,“Part Developer”,打开,“Symbols”,的的分支可以看到已经有一个,“sym_1”,产生了。,返回“Part Developer”打开“Symbo,打开,“sym_1”,的的分支可以看到“pin”的信息。,打开“sym_1”的的分支可以看到“pin”的信息。,选择,Part Developer/TOOLS,或直接选择,symbol/sym_1,点击右键来启动,Concept-HDL,查看,symbo,l 的形状。,这里可以看到在,symbol view,中各个 pin 的分布情况，有的 pin 的位置并不是很理想。,当然可以在,Concept-HDL,中直接移动。但这种做法是不被提倡的，比较好的方法是返回到Part Developer 中选择,symbols/sym_1,右键后选择,Properties,选择 Part Developer/TOOLS 或直,可以在这里编辑所有pin的位置。完成后再进入concept-HDL中。,可以在这里编辑所有pin的位置。完成后再进入conc,在,concept-HDL,中编辑“,symbol”,时要注意选择,Tools/options/grid,大家在作库的时候应该保持“,GRID”,的设置一致。将“,SYMBOL”,和“,GRID”,的 两 项 设 置 统一为,0.05(50mil),和,2(100mil),。,这样，在作原理图时就不必再改变,“GRID”,，作出的原理图就会清晰、规范。,在concept-HDL中编辑“symbol”时要注意选择T,下面就是要建一个part_table表了：,从part table file右键新建part.ptf生成一个ptf表格,在key和injected部,分分别输出相应的,属性项。如：,Vendor_part_number,Vendor,Description,Jedec_type,Alt_symbols,Part_number,等等。,下面就是要建一个part_table表了：在key和inje,在这页表中填入各属性的相应的值，对于同一symbol对应,的不同器件直接在此表中加入一行就可以了。,在这页表中填入各属性的相应的值，对于同一symbol对应,完成了,“Logical Pin”,“Package”,“Symbols”,的各项设定后,存 盘,再选“,TOOLS”,下的“,CHECKPLUS”,选中所有的项,按“,RUN”,在“,View Markers”,中 看 结 果，如 没 有 错 误，一个元件库（原理图部分）就创建成功了。,接下来要检验您所创建的元件是否可用。也就是说要进行测试。那么测试方法是在,Concept-HDL,中调用一个完成的元件,（74LVT574）,。存盘后打包（此时可将,Update Allegro Board,选项关掉），然后在工程,（Project）,主界面上 运行,“Layout”,启动,“Allegro”,.,“Allegro”,启动后,首先在“,BOARD GEOMETRY/OUTLINE”,层上作一个“,OUTLINE”,，然后选择,FILE/IMPORT/LOGIC/Concept-HDL.,接着选择,Place/Quickplace/Place/ok,你将会看到该器件的封装！,完成了“Logical Pin”,“Pac,上面就是建一个原理图元件库的基本过程.,实际上我们在使用元件库绘制原理图，无非就是将设计者自己抽象的设计思路通过符号和连线对应到实际器件和印制线路上去。那么，总结一下“,CADENCE”,提供给设计者库的对应基本有三种情况：,（一）.一对一（一个符号对应一个封装）,（二）.多对一（一个封装包括多个相同部分符号）,（三）.一对多（一个符号对应多个封装）,所谓一对一就是上面我们所演示的情况.那么其余两种情况也都是在基本的过程中稍有改变或添加设定.,第二种情况可以参照,“96PINWXY”,第三种情况就是在,“Package”,的设定中增加一种封装类型.,上面就是建一个原理图元件库的基本过程.,（二）.多对一（一个封装包括三个相同部分符号）,A1-A32,（二）.多对一（一个封装包括三个相同部分符,（二）.多对一（一个封装包括三个相同部分符号）,A1-A32,（二）.多对一（一个封装包