单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第,3,章,机械工业出版社同名教材,配套电子教案,数字电子技术基础,3.1,组合逻辑电路的基本概念,3.1.1,组合逻辑电路概述,若任一时刻数字电路的稳态输出只取决于该时刻输入信号的组合，而与这些输入信号作用前电路原来的状态无关，则该数字电路称为,组合逻辑电路,。,第,3,章 组合逻辑电路,3.1.2,组合逻辑电路的分析方法,分析,步骤：,逐级写出每个门电路的逻辑表达式；,化简；,列出真值表；,根据真值表，分析和确定电路的逻辑功能。,【,例,3-2】,已知组合逻辑电路如图,3-3,所示，试分析其逻辑功能。,图,3-3,例,3-2,逻辑电路,逐级写出每个门电路的逻辑表达式。,化简,列出真值表如表,3-1,所示。,分析逻辑功能,从表,3-1,可得出，输入信号,ABC,中，若只有一个或一个以下的信号为,1,时，输出,Y,1,，否则,Y,0,。,解：,3.1.3,组合逻辑电路的设计方法,设计,步骤,：,分析逻辑命题，明确输入量和输出量，并确定其状态变量（逻辑,1,和逻辑,0,含义）。,根据逻辑命题要求，列出真值表。,根据真值表写出逻辑函数最小项表达式。,化简逻辑表达式。,根据逻辑表达式，画出相应逻辑电路。,【,例,3-3】,试设计一个三人多数表决组合逻辑电路。,解：,分析逻辑命题,设三人为,A,、,B,、,C,，同意为,1,，不同意为,0,；表决为,Y,，有,2,人或,2,人以上同意，表决通过，通过为,1,，否决为,0,。因此，,ABC,为输入量，,Y,为输出量。,列出真值表,，如表,3-2,所示。,写出最小项表达式,化简逻辑表达式,画出相应电路图如图,3-4a,所示。,若将上述与或表达式,Y,AB,BC,AC,化为与非与非表达式，,，则逻辑电路可用图,3-4b,表示。,a)b),图,3-4,例,3-3,逻辑电路,a),与或电路,b),与非,-,与非电路,3.2,编码器和译码器,3.2.1,编码器,用二进制代码表示数字、符号或某种信息的过程称为,编码,。,能实现编码的电路称为,编码器,。,编码器一般可分为,普通编码器,和,优先编码器,；,优先编码器是将输入信号的优先顺序排队，当有,2,个或,2,个以上输入端信号同时有效时，编码器仅对其中一个优先等级最高的输入信号编码，从而避免输出编码出错。,按编码形式可分为二进制编码器和,BCD,编码器；按编码器编码输出位数可分为,4-2,线编码器、,8-3,线编码器和,16-4,线编码器等。,编码器工作原理,图,3-7 4-2,线编码器逻辑电路,8-3,线优先编码器,74LS148,10-4,线,BCD,码优先编码器,74LS147,图,3-10 74LS147,引脚图,图,3-8 74LS148,引脚图,3.2.2,译码器,将给定的二值代码转换为相应的输出信号或另一种形式二值代码的过程，称为,译码,。,译码是编码的,逆过程,。,译码器工作原理,图,3-11 2-4,线译码器逻辑电路,双,2-4,线译码器,74LS139,图,3-12 74LS139,引脚图,3-8,线译码器,74LS138,图,3-13 74LS138,引脚图,【,例,3-6】,试利用,74LS138,和门电路实现例,3-3,中要求的,3,人多数表决逻辑电路。,解：,图,3-17,例,3-6,逻辑电路,3.2.3,数码显示电路,LED,数码管,发光二极管,LED,数码管由发光二极管分段组成。,正向压降大多在,1.5,2V,之间；,工作电流一般为几毫安至几十毫安；,亮度随电流增大而增强。,特点：工作电压低、体积小、可靠性高、寿命长、响应速度快（,10ns,）、使用方便灵活。,共阴型和共阳型,LED,数码管,a)b)c),图,3-19 LED,数码管,a)0.5LED,管引脚排列,b),共阴型,c),共阳型,LED,管的驱动方式,a)b)c)d),图,3-20,发光二极管驱动电路,a),高电平驱动,b),低电平驱动,c)OC,门输出低电平驱动,d),门电路输出高电平驱动,七段显示译码器,74LS47/48,图,3-21 74LS48,引脚图,【,例,3-8】,试利用,74LS48,实现,3,位显示电路。,图,3-23 74LS48,组成,3,位显示电路,CMOS 7,段显示译码器,CC 4511,图,3-25 CC 4511,引脚图,【,例,3-10】,试用,CC 4511,组成,8,位显示电路。,图,3-26 CC 4511,组成,8,位显示电路,3.3,数据选择器和数据分配器,3.3.1,数据选择器,数据选择器基本概念,定义,能够从多路数据中选择一路进行传输的电路称为,数据选择器。,工作原理,相当于一个单刀多掷开关,与模拟开关的区别,只能传输数字信号,应用,将并行数据变为串行数据。,实现组合逻辑函数。,图,3-27,数据选择器,原理框图,数据选择器典型电路芯片,数据选择器有,2,选,1,、,4,选,1,、,8,选,1,和,16,选,1,等多种类型。,8,选,1,数据选择器,74LS151,251,图,3-29 74LS151/251,引脚图,数据选择器应用,【,例,3-11】,试利用,74LS151,实现例,3-3,中要求的,3,人多数表决逻辑电路。,解：,多路模拟开关,模拟开关与数据选择器的,主要区别,：,数据选择器只能传输数字信号，而模拟开关不但可以传输数字信号，还可以传输模拟信号，并且可以双向传输，即输入端和输出端可互换使用。,常用典型集成电路有,8,选,1,多路模拟开关,CC 4051,图,3-33 CC4051,引脚图,V,EE,为模拟信号地。,V,EE,为负时，,CC 4051,可传输负极性的模拟信号。,CC 4051,允许双向传输，既可用作数据选择器，又可用作数据分配器。,3.3.2,数据分配器,能根据地址，将一路输入信号分配给相应的输出端。,数字集成电路中没有专用的数据分配器，而是使用通用译码器中的变量译码器实现数据分配。如,74LS139,（,2-4,译码器）、,74LS138,（,3-8,译码器）等。,图,3-34,数据分配器原理框图,3.3.3,数值比较器,能够比较两组二进制数据大小的数字电路称为,数值比较器,。,工作原理,图,3-36,一位数据比较器逻辑电路图,集成数值比较器,74LS85,多位二进制数据比较，应先比较高位。高位大即大，高位小即小；若高位相等，再比较低位；依此类推。,数值比较器级联,图,3-38,二片,74LS85,级联组成,8,位数据数值比较器,图,3-37 74LS85,引脚图,3.4,加法器,3.4.1,半加器,定义,：能够完成两个一位二进制数,A,和,B,相加的组合逻辑电路称为,半加器,。,真值表,：,S,为和，,C,O,为进位。,逻辑表达式,：,和：,进位：,逻辑电路和逻辑符号,a)b),图,3-39,半加器,a),逻辑电路,b),逻辑符号,3.4.2,全加器,全加器概述,定义,：两个二进制数,A,、,B,与来自低位的进位,C,I,三者相加的组合逻辑电路,真值表,：,逻辑表达式,逻辑电路和逻辑符号,图,3-40,全加器,a),逻辑电路,b),逻辑符号,a),b),串行进位全加器,3.5,组合逻辑电路的竞争冒险现象,3.5.1,竞争冒险的产生,竞争冒险的两种现象,a)b),图,3-45,冒险现象,I,示意图,a),Y,=,A,+,A,电路,b),冒险波形示意,a)b),图,3-46,冒险现象,II,示意图,a),Y,=,AA,电路,b),冒险波形示意,竞争与冒险的含义,竞争,：,门电路输入端的两个互补输入信号同时向相反的逻辑电平跳变的现象称为,竞争,。,冒险,：,门电路由于竞争而产生错误输出（尖峰脉冲）的现象称为,竞争,-,冒险,。,竞争不一定会产生冒险，而产生冒险必定存在竞争。,判断产生竞争,-,冒险的方法,或（非）门，在某种条件下形成,时，,会产生竞争现象；与（非）门，在某种条件下形成,时，会产生竞争现象。,卡诺图中有相邻的卡诺圈相切。,a)b),图,3-47,从卡诺图判断竞争现象举例,3.5.2,竞争冒险的消除,常用方法有以下两种：,引入冗余项,输出端增加滤波电容,C,f,