,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,2.3.5 8086,微处理器最大,/,最小模式配置,8086CPU有两种工作模式,：,一种称为,最小,工作模式，此时MN/,MX,信号接+5V,。,在这种模式下，系统中只允许有一块CPU，所有指令都由该CPU执行，从而构成一个,单处理机,系统，,所有控制信号由CPU引脚,产生；,另一种为,最大,工作模式，此时MN/,MX,信号接地（GND）,。,在这种模式下，系统中可有多个处理机或协处理机，构成,多处理机,结构，这时CPU将利用专用的接口芯片来产生控制信号。,1、最小工作模式下,的,系统配置,=1 接+5V,MN/MX,V,CC,8086,CPU,74LS,373,G,D,D,74LS,245,DT/R,G,A,B,RAM,I/O,I/O,设备,CB,BHE/S,7,DEN DT/R,RD,WR,IO,A,16,A,19,ALE,AD,0,AD,15,MN/MX,CLK,READY,RESET,M/,8284,A,RES,AB,DB,11,10,18,17,16,15,14,13,12,1,2,3,4,5,6,7,8,9,8284A,AEN,1,AEN,2,ASYNC,RDY,2,RDY,1,CSYNC,RES,X,2,X,1,EFI,E/C,READY,PCLK,RESET,OSC,CLK,V,CC,GND,（,1,）,时钟发生电路,8086系统中使用的时钟电路主要由一片8284A时钟发生器提供。8284A向CPU,主要,提供三个信号，第一个是系统工作的主时钟信号,CLK,，,用于驱动CPU工作,；第二个是复位信号,RESET,，向CPU提供复位；第三个是就绪控制信号,READY,，当外部器件准备好后向CPU发出就绪信号。,（,2,）,地址锁存电路,8086为了实现AD,0-15,引脚的复用功能，须使用地址锁存电路。,锁存电路的功能是在8086总线操作周期的后几个时钟,（T,2,T,4,）,，保持待访问的内存或I/O接口上的地址信息。,在8086中常用的地址锁存器为74LS373/273、Intel8282/8283等,。,4Q,2D,2Q,4D,3Q,3D,5D,373,6D,8D,7D,5Q,8Q,6Q,7Q,OE,G,1D,1Q,（,3,）,数据收发电路,用于对数据信息进行缓冲驱动，并控制数据的发送和接收方向。在,CPU,的,DT/,R,信号的控制下，数据收发电路能够进行双向的数据缓冲。,8086系统中常用的数据收发芯片有74LS245、Intel8286/8287等,。,1G,2G,A2,A4,A3,A5,A6,A8,A7,A1,B2,B4,B3,B5,B6,B8,B7,B1,DT/R,G,245,2,、最大工作模式下的系统配置,8086,CPU,74LS,373,G,D,D,74LS,245,DT/R,G,A,B,RAM,I/O,I/O,设备,CB,BHE/S,7,S,0,S,1,S,2,A,16,A,19,AD,0,AD,15,MN/MX,CLK,READY,RESET,8284,A,RES,V,CC,GND,MWTC,INTA,MRDC,IORC,IOWC,DT/R,DEN,ALE,CLK,S,0,S,1,S,2,8288,AB,DB,MN/MX=0,接GND，,控制总线由8288总线控制器产生。,（,1,）,不同状态下8288对应,的输出命令信号,0 0 0,中断响应,0 0 1,读I/O,0 1 0,写I/O,0 1 1,暂停,1 0 0,取指,1 0 1,读存储器,1,1 0,写存储器,1,1 1,无效,S,2,S,1,S,0,INTA,MRDC,IORC,AIOWC,IOWC,MRDC,MWTC,AMWC,用于输出中断响应,读,I/O,信号,写,I/O,信号,I/O,写超前控制信号,读存储器信号,写存储器信号,存储器写超前控制信号,INTA,MRDC,IORC,AIOWC,IOWC,MWTC,AMWC,8288,各输出命令信号的功能,MCE/PDEN,INTA,状态,设码器,命令,信号,发生器,控制,逻辑,控制,信号,发生器,AMWC,MRDC,MWTC,IORC,AIOWC,DT/R,DEN,ALE,S,2,S,0,S,1,CLK,IOB,CEN,AEN,IOWC,MCE/PDEN,INTA,状态,译,码器,命令,信号,发生器,控制,逻辑,控制,信号,发生器,AMWC,MRDC,MWTC,IORC,AIOWC,DT/R,DEN,ALE,S,2,S,0,S,1,CLK,IOB,CEN,AEN,IOWC,输出命令信号,MCE/PDEN,INTA,状态,设码器,命令,信号,发生器,控制,逻辑,控制,信号,发生器,AMWC,MRDC,MWTC,IORC,AIOWC,DT/R,DEN,ALE,S,2,S,0,S,1,CLK,IOB,CEN,AEN,IOWC,8086,控制逻辑,（,2,）,8288控制逻辑,8288的工作受输入控制信号控制，控制信号包括,IOB,、,、CEN和CLK，其功能是使8288与CPU保持同步工作。,AEN,地址使能信号，当8288处于系统总线方式下（IOB=0），用于多总线同步。该信号保持低电平115ns后，8288开始输出控制信号。,AEN,：,CEN,：,8288,片选有效信号，用于多片,8288,协调工作。,CEN,=1,，,该,8288,工作,=0,，,该,8288不,工作,CLK,：时钟信号，通常由系统时钟提供，同步控制信号的节拍。,MCE/PDEN,INTA,状态,设码器,命令,信号,发生器,控制,逻辑,控制,信号,发生器,AMWC,MRDC,MWTC,IORC,AIOWC,DT/R,DEN,ALE,S,2,S,0,S,1,CLK,IOB,CEN,AEN,IOWC,IOB,=0,，,系统总线工作方式,=1,，,I/O,总线工作方式,IOB,：,总线工作方式信号，决定该8288的工作方式。,（,3,）,8288输出控制信号,8288在进行总线读写控制中，需要提供相应的地址锁存、数据使能及方向控制等信号。8288提供的信号包括ALE、DEN、DT/,R,和MCE/,PDEN,。,ALE,：地址锁存允许信号,DEN,：数据使能信号,DT/,：数据,收发,方向信号,R,MCE/,：主设备使能,/,外设数据允许，复用信号,PDEN,MCE/PDEN,INTA,状态,译,码器,命令,信号,发生器,控制,逻辑,控制,信号,发生器,AMWC,MRDC,MWTC,IORC,AIOWC,DT/R,DEN,ALE,S,2,S,0,S,1,CLK,IOB,CEN,AEN,IOWC,最小工作模式,（,2,）控制总线由,CPU,引脚直接产生。,（,3,）用于构成单处理机小型系统。,（,1,）,MN/MX=1,最大最小工作模式比较,最大工作模式,（,2,）控制总线由,8288,总线控制器产生。,（,3,）用于构成多处理机和数学协处理器大型系统。,（,1,）,MN/MX=0,主,存,I/O,I/O,设备,CPU,245,373,DB,AB,CB,8288,系,统,总,线,MN/MX,主,存,I/O,I/O,设备,CPU,245,373,DB,AB,CB,系,统,总,线,MN/MX,V,CC,2.4 8086微处理器,的,基本,工作,时序,时钟周期 T：,CPU,工作的时间脉冲。由时钟发生电路提供，每个时间脉冲的间隔时间为时钟周期。,总线周期：,每,4,个时钟周期完成一次总线操作，即一个操作数的读/写操作，称为总线周期。,指令周期：,完成一条指令的时间，由整数个总线周期构成，指令功能不同其指令周期长度不等。,空闲周期,T,I,：,无总线操作时进入空闲周期，插入的个数与指令有关。,等待周期T,W,：,当被操作对象无法在3个时钟周期内完成数据读写操作时，在总线周期中插入等待周期,。,2.4.1,时钟周期、总线周期和指令周期,2.4.2 8086,最小模式基本时序,1,总线读周期,8086CPU,进行存储器或,I/O,端口,读,操作时，总线进入读周期，时序如下：,2.,总线写周期,当,8086CPU,进行存储器或,I/O,接口,写,操作时，总线进入写周期，时序如下：,3中断响应周期,当8086的INTR引脚上有高电平信号，,且,中断标志,IF=1时，8086CPU在执行完当前指令后，进入中断响应周期。响应中断时CPU将执行两个,中断响应,周期。,4,总线响应周期,当系统中有其它的总线主设备请求总线控制时，,CPU,进入总线响应周期。,5,系统复位周期,8086CPU,的,RESET,引脚，可以用来启动或再启动系统。,复位操作可以让,CPU,进入一个确定状态，从而执行预定程序，使系统进入正常操作过程。,2.4.3 8086,最大模式时序,在最大模式下系统总线上的时序基本与最小模式相同，主要区别有以下几点：,（,1,）控制信号不同,在最大模式下，,ALE,、,DEN,（注意不是 ）和,DT/,信号是由总线控制器,8288,发出的，而在最小模式下,ALE,、和,DT/,信号由,8086CPU,直接发出。同时数据允许信号电平值相反，一个是高电平有效、一个是低电平有效。,（,2,）命令信号由总线周期状态信号 控制,8288,产生。,在总线时序中最小模式下的,M/,信号将由 信号取代。,S,2,S,1,S,0,R,DEN,DEN,R,IO,、,WR,、,RD,IORC,、,AIOWC,IOWC,、,MRDC,、,MWTC,、,AMWC,、,1.,总线读周期,2.,总线写周期,3,中断响应,周期,4,总线请求和允许周期,课后作业：,2.4 2.14 2.19 2.20 2.21,