,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,DS,ES,SS,CS,IP,PSW标志,寄存器,执行部件控制电路,指令译码器,4,3,2,1,数据暂存器,AX,BX,CX,DX,AH,BH,CH,DH,SI,DI,BP,SP,AL,BL,CL,DL,寄存器组,指,令,队,列,地址总线AB,数据总线DB,总线,接口控制电路,控制总线CB,运,算,器,地址加法器,地,址,译,码,器,、,指令1,指令2,指令3,指令4,、,数据1,数据2,、,MOV AL, BX,内存储器,CPU,CPU,与内存的关系,存储器读操作,DSESSSCSIPPSW标志执行部件控制电路指令译码器43,1,第5章 半导体存储器,随机存储器RAM,只读存储器ROM,存储器的连接设计,第5章 半导体存储器随机存储器RAM,2,5.1 概述,存储器是计算机中实现记忆功能的重要部件，可存放程序和数据。存储器按与CPU的耦合关系分为两大类：一类是内部存储器，简称内存。另一类是外部存储器，简称外存。,我们只介绍内存，目前构成微机内存的主要是半导体存储器,.,5.1 概述存储器是计算机中实现记忆功能的重要部件，可存放,3,CPU,CACHE,主存（内存）,辅存（外存）,高速缓冲存储器,(Cache):所用芯片都是高速的,其存取速度可与微处理器相匹配,容量由几十几百KB,通常用来存储当前使用最多的程序或数据。,内存,:速度较快,有一定容量(受DB位数限制),一般都在几十MB以上。,外存,:速度慢,容量大,如磁带,软盘,硬盘,光盘等。容量可达几百兆至几十个GB,又称“海量存储器”,通常用作后备存储器,存储各种程序和数据,可长期保存,易于修改,要配置专用设备。,存储器的分类,CPUCACHE主存（内存）辅存（外存）高速缓冲存储器(Ca,4,按,存取方式,分，半导体存储器分为两大类：,随机存取存储器（RAM）,和,只读存储器（ROM）,。,半导体存储器因其存取速度快、集成度高、功耗小、价格低，常用作内存。,一、半导体存储器的分类,按存取方式分，半导体存储器分为两大类：随机存取存储器,5,半,导,体,存,储,器,ROM,RAM,静态RAM（SRAM）,主要用于Cache,动态RAM（DRAM）,主要用于内存条,掩膜式ROM（Masked ROM）,一次性可编程ROM（PROM）,紫外线擦除可编程ROM（EPROM）,用于ROMBIOS,电擦除可编程ROM（EEPROM）,闪存（Flash Memory）,新一代ROMBIOS,半ROMRAM静态RAM（SRAM）主要用于Cache掩膜,6,随机存取存储器RAM,使用属性:,可读可写、断电信息丢失,按制造工艺分类,双极型：速度快、集成度低、功耗大,MOS型,：速度慢、集成度高、功耗低,微机中几乎都用MOS型RAM,随机存取存储器RAM使用属性: 可读可写、断电信息丢失,7,MOS型RAM的分类,静态RAM(SRAM)：,其存储电路以双稳态触发器为基础,状态稳定,只要不掉电,信息不会丢失,但集成度低。,动态RAM(DRAM)：,存储单元电路以电容为基础,电路简单,集成度高,功耗低,但因电容漏电,需定时刷新。,组合RAM(IRAM)：,附有片上刷新逻辑的DRAM,兼有SRAM和DRAM的优点。,MOS型RAM的分类,8,二.,主要性能指标,衡量半导体存储器的指标很多,如功耗,价格,可靠性等,但从选用来看主要考虑容量,存取时间和价格。,1. 存储容量,指每一个存储芯片或模块能够存储的二进制位数。,芯片存储容量,存储,单元数,M,每单元,数据位数,N,如：芯片有2048个单元，每单元存放8位二进制数，则容量为,简化表示：10248b1KB,10241KB1MB,10241MB1GB,20488b,= 2K8b = 2KB = 16Kb,二. 主要性能指标 衡量半导体存储器的指标很多,如功,9,由于在微机中对存储器的读写是以字节为单位寻址的。,存储芯片为适用于1位、4位、8位计算机的需要,或因工艺上的原因,其数据线也有1位、4位、8位之分。,例：Intel 2116为1位,2114为4位,6116为8位。,所以标定存储器容量时,经常标出存储单元的数目和位数,即:,存储器容量=单元数数据线位数,例: 2114芯片为1K4位/片、6116芯片为2K8位/片,虽然微机字长已达16位,32位甚至64位,但其内存仍以一个字节为一个单元,不过在这种微机中,一次可同时对2,4,8个单元进行访问。,常用单位： B（Byte）、KB、MB、GB等。,1字节=8bit； 1KB=2,10,字节=1024字节；1MB=2,10,KB；1GB=2,10,MB=1024MB；1TB=2,10,GB=1024GB。,由于在微机中对存储器的读写是以字节为单位寻址的。存储芯,10,3、其他指标,集成度、功耗、可靠性、价格等。,芯片从接收到读/写信号到完成读出或写入操作的时间。,CPU,提供的读写时间必须比RAM芯片所要求的存取时间要长。,存取,时间,直接决定了整个微机系统的运行速度,。,2、存取时间,3、其他指标芯片从接收到读/写信号到完成读出或写入操作的时间,11,2.存取速度,存取速度：从CPU给出有效的存储器地址到存储器输出有效数据所需要的时间。,超高速存储器的存取速度已小于20ns,中速存储器在100200ns之间,低速存储器在300ns以上。,选用存储器时,存取速度最好选与CPU时序相匹配的芯片。另外在满足存储器总容量前提下,尽可能选用集成度高,存储容量大的芯片。,2.存取速度,12,三、半导体存储器芯片的结构,地,址,寄,存,地,址,译,码,存储体,控制电路,AB,数,据,寄,存,读,写,电,路,DB,OE,WE,CS,存储体：存储器芯片的主要部分，用来存储信息,地址译码电路：根据地址编码来选中芯片内某个特定单元,控制逻辑：选中存储芯片，控制读写操作,三、半导体存储器芯片的结构地地存储体控制电路AB数读DBOE,13, 存储体,存储单元 地址,可存储,1,位（位片结构）或多位（字片结构）二进制数据,存储容量与地址、数据线个数有关,：,芯片容量存储单元数存储单元的位数,2,M,N,M,：芯片的,地址线根数,N,：芯片的,数据线根数, 存储体存储单元 地址可存储1位（位片结构）,14,例：32K8的SRAM芯片62256,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,17,18,19,20,21,22,23,24,25,26,27,28,A14,A12,A7,A6,A5,A4,A3,A2,A1,A0,D0,D1,D2,GND,D3,D4,D5,D6,D7,CS,A10,OE,A11,A9,A8,A13,WE,Vcc,62256引脚图,A14,A13,A12,A11,A10,A9,A8,A7,A6,A5,A4,A3,A2,A1,A0,OE,CS,WE,D7,D6,D5,D4,D3,D2,D1,D0,62256逻辑图,芯片引脚与容量的关系：,容量=单元数位数,=2,地址线条数,数据线条数,对于62256：,容量2,15,8位,32K8位 32KB,例：32K8的SRAM芯片6225612345678910,15, 地址译码电路,译码器,A,5,A,4,A,3,A,2,A,1,A,0,63,0,1,存储单元,64个单元,单译码,行译码,A,2,A,1,A,0,7,1,0,列译码,A,3,A,4,A,5,0,1,7,64个单元,双译码, 地址译码电路译码器A56301存储单元64个单元单译码行,16, 片选和读写控制逻辑,片选端,CS*或CE*,有效时，可以对该芯片进行读写操作,输出 OE*,控制读操作。有效时，片内数据输出,对应系统的RD*,写 WE*,控制写操作。有效时，数据进入芯片中,对应系统的WE*, 片选和读写控制逻辑片选端 CS*或CE*,17,5.2 随机存取存储器（RAM）,随机存取存储器，也称读写存储器，简称RAM,（Random Access Memory）,。,特点：存储单元的内容能够根据需要读出或写入，但其保存的信息,断电后不再保存,，即具有“易失性”。常用于存放输入/输出数据、中间结果或用户应用程序。,动态RAM（,Dynamic RAM,）,的基本存储电路利用MOS管和电容存储信息，电容泄漏须刷新。,静态RAM（,Static,RAM,）,的基本存储电路主要由R-S触发器构成，在有电源条件下，存入的数据可一直保存。,5.2 随机存取存储器（RAM）随机存取存储器，也称读写存,18,5.2 随机存取存储器（RAM）,静态RAM,SRAM 6264,SRAM 2114,动态RAM,DRAM 2164,5.2 随机存取存储器（RAM）静态RAM动态RAM,19,一、静态RAM,2、SRAM典型芯片,从使用的角度出发了解芯片几个方面：,引脚功能,地址线，数据线，控制线，如何与CPU连接,容量,单元数，每单元位数,工作方式,如何读/写,1、结构特点：,SRAM的,基本存储电路由6个MOS管组成,为双稳态触发器。,外围电路包括地址译码、读/写控制、三态输出等。,一、静态RAM2、SRAM典型芯片1、结构特点：,20,SRAM芯片6264,28个,引脚：,+5V,WE*,CS,2,A,8,A,9,A,11,OE*,A,10,CS1*,D,7,D,6,D,5,D,4,D,3,NC,A,12,A,7,A,6,A,5,A,4,A,3,A,2,A,1,A,0,D,0,D,1,D,2,GND,1,2,3,4,5,6,7,8,9,10,11,12,13,14,28,27,26,25,24,23,22,21,20,19,18,17,16,15,存储容量,可寻址的单元数：2,13,= 8K,每单元数据位数：8,容量,2,13,8,8K8 b,13,根地址线,A,12,A,0,控制线,片选 CS1*、CS2,读写 WE*、OE*,8根数据线 D,7,D,0,SRAM芯片626428个引脚：+5VNC128存储容量13,21,SRAM芯片6264,工作方式,0,1,1,CS2,1,0,WE,高阻,高阻,输出,输入,0,1,1,0,0,未选中,未选中,读操作,写操作,D,7,0,OE,CS1,工作方式,SRAM芯片6264工作方式CS2WE高阻1未选中D7,22,2114芯片, 引脚信号,地址信号 A,9,A,0,数据线 I/O4I/O1,控制线：,片选 CS,读/写控制信号 WE, 容量,可寻址的单元数：2,10,= 1K,每单元数据位数：4, 2,10,4,1K4 b,1,2,3,4,5,6,7,8,9,18,1716,15,14,13,12,11,10,Vcc,A,7,A,8,A,9,I/O,1,I/O,2,I/O,3,I/O,4,WE*,A,6,A,5,A,4,A,3,A,0,A,1,A,2,CS*,GND,工作方式,CS*,WE*,I/O,4,I/O,1,未选中,读操作,写操作,1,0,0,1,0,高阻,输出,输入,2114芯片 引脚信号 容量118VccA6工作方式CS,23,二、动态RAM,1、结构特点：,基本存储电路为单管或三管存储电路。,外围电路：行、列地址译码，行、列地址锁存， 1/4门控，读/写控制等。,使用动态RAM芯片，必须有一定的辅助电路提供行/列地址选通信号，将CPU送出的地址分为行/列地址，在2ms内刷新等，因此一般小系统中不使用。,二、动态RAM1、结构特点： 使用动态RAM芯片，必须,24,动态RAM,DRAM的基本存储单元是单个场效应管及其极间电容,必须配备“读出再生放大电路”进行刷新,每次同时对一行的存储单元进行刷新,每个基本存储单元存储二进制数一位,许多个基本存储单元形成行列存储矩阵,DRAM一般采用“位结构”存储体：,每个存储单元存放一位,需要8个存储芯片构成一个字节单元,每个字节存储单元具有一个地址,动态RAMDRAM的基本存储单元是单个场效应管及其极间电容,25,2164,NC,D,IN,WE,RAS,A0,A1,A2,G,Vcc,CAS,D,OUT,A6,A3,A4,A5,A7,1,2,3,4,5,6,7,8,16,15,14,13,12,11,10,9, 引脚信号, 容量,可寻址的单元数：2,16,= 64K,每单元数据位数：1,容量,2,16,1,64K1 b,数据线：,Dout输出，Din输入。,地址线：A,7,A,0,，重复使用，分二次接受16位地址信号。,控制线：,行地址选通RAS,列地址选通CAS,写信号WE,2、典型芯片Intel 2164,2164NCVcc116 引脚信号 容量数据线：Dout,26,DRAM芯片4116,存储容量为 16K1,16个,引脚：,7根地址线,A,6,A,0,1根数据输入线 D,IN,1根数据输出线 D,OUT,行地址选通 RAS*,列地址选通 CAS*,读写控制 WE*,V,BB,D,IN,WE*,RAS*,A,0,A,2,A,1,V,DD,V,SS,CAS*,D,OUT,A,6,A,3,A,4,A,5,V,CC,1,2,3,4,5,6,7,8,16,15,14,13,12,11,10,9,DRAM芯片4116存储容量为 16K1VBBVSS116,27,内存条,是将若干片大容量的DRAM芯片设计并组装在一块电路板上，并集成了动态刷新电路。,SDRAM(同步,),：168线，数据宽度达64位。,DDR(,双倍数据速率),：,184,线。,内存条是将若干片大容量的DRAM芯片设计并组装在一块电路板上,28,RAM芯片汇总,6116,A,10,A,0,D,7,D,0,6264,A,12,A,0,D,7,D,0,62256,A,14,A,0,D,7,D,0,芯片,地址线,数据线,2K 8,8K 8,容量,32K 8,2114,A,9,A,0,D,3,D,0,2164,A,7,A,0,D,OUT,、D,IN,21256,A,8,A,0,D,OUT,、D,IN,芯片,地址线,数据线,1K 4,64K 1,容量,256K 1,RAM芯片汇总6116A10A0D7D06264A12,29,5.3 只读存储器ROM,只读存储器，简称ROM（Read-Only Memory）。,存储单元的内容在使用时只能读出不能写入或可以写入但速度很慢。但其,保存的信息断电后仍然保存,，即具有“非易失性”。常用于存放固定的程序和参数表，如微机开机的引导程序等。,5.3 只读存储器ROM只读存储器，简称ROM（Read-O,30,1、掩模ROM,2、可编程PROM,Programmable ROM特点：为空白存储器,允许用户编程一次，存储电路由熔丝相连，当加入写脉冲，某些存储单元熔丝熔断，信息永久写入，不可再改写。适合批量生产 。,Masked ROM特点：其存储的信息在芯片制造时已确定，用户不可更改。掩模ROM成本低，适用于大批量生产。,1、掩模ROM2、可编程PROMMasked ROM特点：其,31,3、可擦除可编程EPROM,（2）典型EPROM芯片,Intel 27,系列是常用的EPROM芯片。芯片的容量2KB、4KB、8KB、16KB、32KB等。它们在容量上不同，但工作原理、编程及读操作上相似。,（1）Erasable Programmable ROM 特点：,在线使用时，只能读出，不能写入。,用户按规定方法可多次改写内容,编程时，从电路板取下，在编程器上实现擦除和写入,适合于研制和开发,。,3、可擦除可编程EPROM（2）典型EPROM芯片,32,EPROM,顶部开有一个圆形的石英窗口，用于紫外线透过擦除原有信息,一般使用专门的编程器（烧写器）进行编程,编程后，应该贴上不透光封条,出厂未编程前，每个存储单元都是信息1,编程就是将某些单元写入信息0,EPROM顶部开有一个圆形的石英窗口，用于紫外线透过擦除原有,33,Intel 2764芯片,Vcc,PGM,NC,A8,A9,A11,OE,A10,CE,D7,D6,D5,D4,D3,Vpp,A12,A7,A6,A5,A4,A3,A2,A1,A0,D0,D1,D2,G,2764,1,2,3,4,5,6,7,8,9,10,11,12,13,14,28,27,26,25,24,23,22,21,20,19,18,17,16,15, 引脚信号,可寻址的单元数：2,13,= 8K,每单元数据位数：8,2,13,88KB, 容量,控制线：,片选,编程控制信号,输出允许信号,数据线D,7,D,0,地址信号A,12,A,0,Intel 2764芯片VccVpp2764128 引脚信,34,EPROM 2764的功能,工作方式,CE*,OE*,PGM*,A,9,V,PP,DO,7,DO,0,读出,0,0,1,5V,输出,读出禁止,0,1,1,5V,高阻,待用,1,5V,高阻,Intel标识,0,0,12V,1,5V,输出编码,标准编程,0,1,负脉冲,25V,输入,Intel编程,0,1,负脉冲,25V,输入,编程校验,0,0,1,25V,输出,编程禁止,1,25V,高阻,EPROM 2764的功能工作方式CE*OE*PGM*A9V,35,Intel 27,芯片,Intel 27芯片,36,4、电擦除可编程EEPROM,E,2,PROM,特点：电擦除可编程芯片的擦除和改写均用电信号进行，既可在编程器上擦除和编程，也可直接在印制电路板上在线进行。,5、快擦写存储器 Flash Memory,快擦写存储器简称闪存。闪存具有EEPROM电擦除可编程特点，其内部可自行产生编程所需电压，仅需Vcc供电。但内部组织不同于EEPROM，可提供全片擦除、块擦除、页面擦除能力，实现快速擦除。,4、电擦除可编程EEPROME2PROM特点：电擦除可编程芯,37,闪存（Flash Memory）,采用一种非挥发性存储技术，即掉电后数据信息可以长期保存，在不加电的情况下，信息可以保持10年。,能在线擦除和重写。,由EEPROM发展起来，属于EEPROM,目前几乎所有主板中的BIOS ROM均采用Flash,闪存（Flash Memory）采用一种非挥发性存储技术，即,38,单一电源,读取速度较快(100ns左右),低功耗,改写次数目前达100万次,价格接近EPROM。存储容量从64KB,256KB到32MB、64MB,等。体积小,可靠性高,内部无可移动部分,无噪声,抗震动力强,是小型硬盘的代替品,也是代替EPROM和E,2,PROM的理想器件,市场前景看好。Flash有单片应用和固态盘应用，固态盘分卡式和盘式两种。闪速卡,用在可移动计算机中,如数字相机,手机,CD-ROM等。闪速固态盘,用于恶略环境中代替硬盘。,目前几乎,所有主板中的BIOS ROM均采用Flash。,闪存（Flash Memory）,80年代末推出的新型存储芯片,主要特点是在掉电情况下可长期保存信息,原理象ROM,但又能,在线擦除与改写,功能象RAM,兼有E,2,PROM和SRAM的优点。,单一电源,读取速度较快(100ns左右),低功耗,改写次数目,39,5.4 存储器设计,1、设计原则,根据存储器容量要求、应用场合、速度要求、价格、体积、功耗等方面综合考虑。,存储器设计应包含两个方面：,（1）选片,芯片类型选择：小系统中多使用SRAM，而DRAM的集成度较高多用于中、大系统中。掩模ROM、PROM成本低多用于较成熟程序；EPROM、EEPROM则用于保存不常修改的数据，如系统运行过程的参数等。,5.4 存储器设计1、设计原则 根据存储器容量要求、,40,（2）存储芯片与CPU的连接,存储地址空间的分配,：,内存分为系统区（即机器的监控程序或操作系统占用的区域）和用户区，用户区又要分成数据区和程序区，所以内存的地址分配是一个重要的问题。另外，,通常一个存储器是由许多存储芯片组成,，就需要将各个芯片正确的接到系统总线上。,CPU总线负载能力：,一般考虑其输出线的直流负载能力。,CPU时序与存储芯片存取速度的配合：,CPU在存储器读/写操作时，是有固定时序的，用户要根据这些来确定对存储器存取速度的要求。,（2）存储芯片与CPU的连接 存储地址空间的分配： CPU总,41,前面介绍的各种存储器芯片（RAM和ROM）的容量都是有限的，当实际系统需要更大存储容量时，就必须采用多片现有的存储器芯片构成较大容量的存储器模块，这就是存储器扩展。,扩展存储器有三种方法：一是存储单元数的扩展（字扩展），二是字长的扩展（位扩展），三是将前两者结合起来的字位全扩展。微机系统中的内存大多数是采用多个存储芯片字位全扩展方法组成较大容量的存储器模块。,前面介绍的各种存储器芯片（RAM和ROM）的容量都是有限的，,42,SRAM与CPU的连接,这是本章的重点内容,SRAM与CPU的连接,译码方法同样适合I/O端口,主要考虑的问题,：,存储芯片的,数据线,存储芯片的,地址线,存储芯片的,片选,端,存储芯片的,读写控制,线,SRAM与CPU的连接这是本章的重点内容主要考虑的问题：,43,1.存储芯片,与系统,数据总线,连接,若芯片的数据线正好,8,根：,一次可从芯片中访问到,8,位数据,全部与系统的,8,位数据总线相连,若芯片的数据线不足,8,根：,“,位扩充,”,利用多个存储器芯片的数据线和系统数据总线的不同信号线相连，达到扩充数据位,1.存储芯片与系统数据总线连接若芯片的数据线正好8根：若芯片,44,2114的逻辑图,：,A,0,A,9,I/O,1,I/O,4,2114,写允许 WE,片选 CS,芯片容量存储单元数存储单元的位数,=2,地址线条数,数据线条数,= 1K4b,2114的逻辑图：A0 A9I/O1 I/O4 211,45,2114的数据线不足,8,根,位扩充,D,4,D,7,D,0,D,3,2114(1),A,9,A,0,I/O,4,I/O,1,片选,A,9,A,0,2114(2),A,9,A,0,I/O,4,I/O,1,CE,CE,各芯片的数据线连接系统数据总线的不同位数,这些芯片应被看作是一个整体；称为“芯片组”,2114的数据线不足8根位扩充D4D7D0D3211,46,2.存储芯片,与系统,地址总线,连接,高位地址线,用于选择不同的存储芯片,系统中的存储器由多片芯片构成，须通过,译码电路,将高位地址线译码产生芯片的片选信号，即为,片选,。,低位地址线,等于存储芯片地址线数目,低位地址线与存储芯片直接相连，由芯片的内部译码电路确定具体的存储单元，即为,字选(片内译码),。,系统总线中地址信号为,A,19,A,0,，,存储,芯片的地址线一般少于此。将系统地址总线分为两部分：,2.存储芯片与系统地址总线连接高位地址线用于选择不同的存,47,（1）字选（片内译码）,CPU低位地址线与存储芯片的地址线直接相连。,如6264芯片的连接：,（1）字选（片内译码）CPU低位地址线与存储芯片的地址线直接,48,A,19,A,18,A,17,A,16,A,15,A,14,A,13,A,12, A,0, 0 0, , 1 1,基本地址,00000H,01FFFH,所谓,基本地址,是对该芯片而言，,用作片选的高位地址全为0。,芯片的地址空间（高7位未确定）：,基本地址所谓基本地址是对该芯片而言，芯片的地址空间（高7位,49,（2）片选,将高位地址线通过译码电路产生片选信号，有全译码、部分译码和线选三种方式：,地址的利用率高，使存储器中任一单元都有,唯一,的确定的地址。,译码电路,复杂,。,全译码,除了存储器内部需要的地址信号线外，其,他,高位,地址信号线,全部,参加译码。,低位地址线对芯片内各存储单元的译码寻址（片内译码），高位地址线对存储芯片的译码寻址（片选译码）,（2）片选 将高位地址线通过译码电路产生片选信,50,&,A19,A18 A17,A16,A15 A14 A13,6264芯片CS1,芯片的地址空间：,A,19,A,18,A,17,A,16,A,15,A,14,A,13,A,12, A,0,1 1 1 1 1 1 1 0 0, ,1 1 1 1 1 1 1 1 1,地址范围,FE000H,FFFFFH,&A196264芯片CS1芯片的地址空间：地址范围,51,地址译码（字扩充）,D,7,D,0,A,9,A,0,A,19,A,10,(地址译码),译码器,0000 0000 01,0000 0000 00,片内译码,A,9,A,0,片选端,1K8（2）,A,9,A,0,CS,1K8（1）,D,7,D,0,CS,片选端,00000H,003FFH,(1)范围,0000,1111,A,9,A,0,0000,A,19,A,10,D,7,D,0,地址译码（字扩充）D7D0A9A0A19A10译码器0,52,译码和译码器,译码,：将某个特定的“编码输入”翻译为唯一“有效输出”的过程,译码电路可以使用,门电路组合逻辑,译码电路更多的是采用集成,译码器,常用的2:4译码器：74LS139,常用的3:8译码器：74LS138,常用的4:16译码器：74LS154,译码和译码器译码：将某个特定的“编码输入”翻译为唯一“有效输,53,译码的概念,N,位编码输入,2,N,位译码输出,唯一有效的输出,其余均无效,译码器,译码的概念N 位编码输入2N 位译码输出唯一有效的输出译码器,54,A,B,Y,&,A,B,Y,1,A,Y,1,逻辑门 国家标准符号 旧教材使用符号,A,B,Y,A,B,Y,Y,A,与 门,Y = A,B,或 门,Y = A,B,非 门,Y = A,与非门,Y = A,B,或非门,Y = A,B,A,B,Y,1,A,B,Y,&,A,B,Y,A,B,Y,逻辑门的表示方法,ABY&ABY1AY1逻辑门 国家标准符,55,8088系统BUS,0,0,0,O,&,D0,D7,D0,D7,A0,A0,A1,A1,A12,A12,.,.,OE,WE,CS1,CS2,MEMR,MEMW,A13,A14,A15,A16,A19,.,.,6264 SAM,最大方式,+ 5 V,D0 D7数据线,A0 A12地址线,OE读允许,WE写允许,CS1 = 0,CS2 = 1,6264选中工作,门电路译码,8088系统BUS000O&D0D0A0A0A1A1A1,56,门电路译码,38000H3FFFFH,A,19,A,18,A,17,A,16,A,15,CS,&,A,19,A,18,A,17,A,16,A,15,A,14,A,13,A,12,A,11,A,0,0 0 1 1,1,0 0 0,0 0,0 0 1 1 1,0 0 1 1,1,1 1 1,1 1,1,1,门电路译码38000H3FFFFHA19 CS&A19 A,57,译码器74LS138,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,A,B,C,E1,E2,E3,Y7,GND,Y6,Y5,Y4,Y3,Y2,Y1,Y0,Vcc,74LS138引脚图,Y,0,Y,1,Y,2,Y,3,Y,4,Y,5,Y,6,Y,7,E3,E2,E1,C,B,A,74LS138原理图,译码器74LS13812345678910111213141,58,74LS138功能表,片选输入,编码输入,输出,E3 E2* E1*,C B A,Y7* Y0*,1 0 0,0 0 0,1111 111,0（仅Y0*有效）,0 0 1,1111 11,0,1,（仅Y1*有效）,0 1 0,1111 1,0,11,（仅Y2*有效）,0 1 1,1111,0,111,（仅Y3*有效）,1 0 0,111,0,1111,（仅Y4*有效）,1 0 1,11,0,1 1111,（仅Y5*有效）,1 1 0,1,0,11 1111,（仅Y6*有效）,1 1 1,0,111 1111,（仅Y7*有效）,非上述情况, ,1111 1111（全无效）,74LS138功能表片选输入编码输入输出E3 E2* E1,59,74LS138连接示例1,CS,1,20000H23FFFH,CS,2,24000H27FFFH,CS,3,28000H2BFFFH,A,14,A,15,A,16,A,17,A,18,A,19,A Y,0,B Y,1,C Y,2,G,1,G,2A.B,Y,7,74LS138,74LS138连接示例1CS1 20000H23FFF,60,74LS138连接示例2,B8000HBFFFFH,E3,E2,E1,C,B,A,Y0,Y1,Y2,Y3,Y4,Y5,Y6,Y7,74LS138,A19,A18,A17,A16,A15,A8000HAFFFFH,74LS138连接示例2B8000HBFFFFHY074L,61,全译码示例,A,12,A,0,全0,全1,A,12,A,0,A,15,A,14,A,13,C,B,A,A,19,A,18,A,17,A,16,E3,74LS138,6264,CS,Y6,E2,E1,IO/M,1,0 0 0 1 1 1 0,0 0 0 1 1 1 0,A,19,A,18,A,17,A,16,A,15,A,14,A,13,1C000H,1DFFFH,地址范围,全译码示例A12A0全0A12A0A15CA19A16E,62,部分译码,除了存储器内部需要的地址信号线外，其他高位地址信号线,未,全部,参加译码，,只有部分（高位）地址线译码。,一个实际存储单元对应多个地址（地址重复），地址的利用率低。,电路简单。,&,A19,A18,A16,A15,A14,6264芯片CS1,芯片的两个地址范围： DC000H DDFFFH FC000H FDFFFH,部分译码 除了存储器内部需要的地址信号线外，其他高位,63,部分译码示例,A,11,A,0,138,A,17,A,16,A,14,A,13,A,12,(4),(3),(2),(1),6116,6116,6116,6116,C,B,A,E3,E2,E1,IO/M,CS,CS,CS,CS,Y0,Y1,Y2,Y3,A,19,A,15,A,14,A,12,A,11,A,0,一个可用地址,1,2,3,4,10,10,10,10,000,001,010,011,全0全1,全0全1,全0全1,全0全1,20000H20FFFH,21000H21FFFH,22000H22FFFH,23000H23FFFH,部分译码示例A11A0138A17 A14 (4)(3)(,64,线选译码,除了存储器内部需要的地址信号线外，只用少数几根高位地址信号线,直接控制,存储器的片选端，进行芯片的译码，且每根负责选中一个芯片（组）。,线选法节省译码电路，设计简单,。,存储器芯片中的一个存储单元有多个地址，,地址空间严重浪费，多个存储单元共用的存储地址不应使用。,线选译码 除了存储器内部需要的地址信号线外，只用少数,65,线选译码示例,A,19,A,15,A,14,A,13,A,12,A,0,一个可用地址,1,2,1 0,0 1,全0全1,全0全1,04000H05FFFH,02000H03FFFH,A,14,A,12,A,0,A,13,(1),6264,(2),6264,CS1,CS1,切记：,A,14,A,13,00,的情况不能出现,00000H01FFFH,的地址不可使用,线选译码示例A19 A15A14 A13A12A0一个可,66,片选端译码小结,芯片的片选端可以看作是一根最高位地址线,在系统中，主要与地址发生联系：包括,地址空间的选择,（接系统的,IO/M*,信号）和,高位地址的译码选择,（与系统的高位地址线相关联）,对一些存储芯片通过片选无效可关闭内部的输出驱动机制，降低功耗,片选端译码小结芯片的片选端可以看作是一根最高位地址线,67,3. 存储芯片与系统,控制总线,连接,三个信号组合产生存储器写和存储器读信号分别连至存储芯片的写信号 和输出允许信号 。,8088最小方式下系统总线中与存储器有关的控制信号有：,当芯片被选中、且读命令有效时，存储芯片将开放并驱动数据到总线,当芯片被选中、且命令有效时，允许总线数据写入存储芯片,3. 存储芯片与系统控制总线连接三个信号组合产生存储器写和存,68,位扩展和字扩展总结：,芯片的数据位小于8位时，将几片作一组，它们的低位地址线、片选信号线、读/写控制线连接在一起，因此每片芯片的,地址空间相同,，它们的数据线组合为一个8位数据。此为,位扩展,。,字扩展,芯片的数据位为8位，但总容量达不到规定的容量，则需要多片芯片，它们的低位地址线、读/写控制线连接相同，片选信号线不同，因此每片芯片有,不同的地址空间,。此为,字扩展,。,位扩展,位扩展和字扩展总结： 芯片的数据位小于8位时，,69,用2K1b存储器芯片组成 2K8b RAM,用2K1b存储器芯片组成 2K8b RAM,70,用10241位的芯片组成1K RAM,用10241位的芯片组成1K RAM,71,【例1】利用,全地址译码,将,6116（2K8）,接到 04000H047FFH、06800H06FFFH的内存区。,（1）该地址空间共有多少KB？,（2）需要几片6116？,（3）画电路图。,【例1】利用全地址译码将6116（2K8）接到 04000,72,6116的逻辑图,A,10,A,0,D,0,D,7,6116,（Write）读写控制R/W,（Read）输出允许OE,片选 CS,芯片容量,=2,地址线条数,数据线条数,=,2,11,8,2K8 b,6116的逻辑图A10 A0D0 D76116（Writ,73,【例2】,已知某系统地址总线共有20位，数据总线8位，,存储器扩展如图所示，则,(1) 单片2764的容量是多少?(2) 这种译码电路是全译码、部分译码还是线译码？说明判断理由.,(3),分配给,2764,的地址范围分别是多少,?,【例2】已知某系统地址总线共有20位，数据总线8位，,74,【例3】,用两片64K8位的SRAM芯片构成容量为128KB的存储器，地址范围分别为：20000H2FFFFH和30000H3FFFFH。,【例3】用两片64K8位的SRAM芯片构成容量为128KB,75,练习:,1、6264,为8K,8,的SRAM芯片，要求地址范围是FA000HFBFFFH，设计其连线。,6264,CS,2,+5v,练习: 1、6264为8K8的SRAM芯片，要求地址范,76,练习:,2、使用一块3-8译码器74LS138，将两片6116所占的内存地址范围安排在7C000 7CFFFH。,练习:2、使用一块3-8译码器74LS138，将两片6116,77,3、设计一微处理器系统，要求存储器容量为8KB的EPROM，采用2764芯片，地址为FE000HFFFFFH；RAM容量为16KB，选用6264芯片，地址为F0000HF3FFFH。采用全译码方式，画出74LS138的连接图。,解：确定芯片的个数。,16264,26264,2764,各芯片的高位地址：,2764： 1111 111,16264：1111 000,26264：1111 001,练习:,3、设计一微处理器系统，要求存储器容量为8KB的EPROM，,78,4、图示为某一8088最小系统的存储器连接图，试确定其中各芯片的地址范围。,练习:,4、图示为某一8088最小系统的存储器连接图，试确定其中各芯,79,对应 输出的芯片：,再由A,13,线选两片6264，起始地址分别为30000H、32000H,1,#,6264地址,30000H31FFFH,，2,6264地址,32000H33FFFH,对应 输出的芯片：,A,19,A,18,A,17,A,16,A,15,A,14,0 0 1 0 0 0,即起始地址为：,0010 0000 0000 0000 000020000H,27128芯片的地址范围为：,20000H23FFFH,A,19,A,18,A,17,A,16,A,15,A,14,0 0 1 1 0 0,即起始地址为：0011 0000 0000 0000 0000 30000H,对应 输出的芯片：再由A13线选两片6264，起始地址,80,3.某以8088为CPU的微机内存RAM区为00000H3FFFFH，若采用6264、62256、2164或21256芯片，各需要多少芯片？,4.利用全地址译码将6264芯片接在8088的系统总线上，其所占地址范围为BE000HBFFFFH，试画连接图。,7.已有2片6116，现将他们接在8088的系统中，其地址范围为40000H40FFFH，试画连接图。写入某数据并读出与之比较，若有错，则在DL中写入01H，若每个单元均对，则在DL写入EEH，试编写此检测程序。,内存地址40000HBBFFFH共有多少千字节？,3.某以8088为CPU的微机内存RAM区为00000H3,81,1、,存储器的分类、RAM和ROM的特点。,2、,RAM和ROM的典型芯片：6264、2114和2764等的容量。,3、,存储器和CPU的连接：全译码、部分译码；LS138译码器；译码电路图和地址范围的相互对应关系。,本章总结,6264：8K8,62256：32K8,2164：64K1,21256：256K1,6116：2K8,1、存储器的分类、RAM和ROM的特点。2、RAM和ROM的,82,