单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,school of phye,basics of ic layout design,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,school of phye,basics of ic layout design,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,school of phye,basics of ic layout design,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,school of phye,basics of ic layout design,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,school of phye,basics of ic layout design,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,school of phye,basics of ic layout design,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,school of phye,basics of ic layout design,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,school of phye,basics of ic layout design,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,school of phye,basics of ic layout design,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,school of phye,basics of ic layout design,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,school of phye,basics of ic layout design,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,school of phye,basics of ic layout design,*,第五章 模拟,IC,版图,DIC,和,AIC,技巧对比,三个关键问题,1,这个电路是做什么用的？,2,需要多大的电流？,2a,大电流路径和小电流路径在哪里？,3,有哪些匹配要求？,双极型模拟电路,school of phye,basics of ic layout design,1,school of phye,basics of ic layout design,2,规模不同,DIC,：可能一千万个反相器；,AIC,：可能几个放大器。,DIC,和,AIC,技巧对比,an example of digital layout,the area report is 0.3 million,school of phye,basics of ic layout design,3,规模不同,DIC,：可能一千万个反相器；,AIC,：可能几个放大器。,DIC,和,AIC,技巧对比,a circuit and its layout of OP,school of phye,basics of ic layout design,4,主要目标不同,DIC,：优化芯片的尺寸和提高集成度；,AIC,：优化电路的性能、匹配程度、速度和各种功能方面,的问题。,DIC,和,AIC,技巧对比,performance,speed,matching,size,area,others,school of phye,basics of ic layout design,5,团队工作方式不同,DIC,：相对独立，少许交流（,I/O,，,Supply/Gound,）；,AIC,：,communicate with your team from front to,back of the project,。,完成进度不同,DIC,：在开始版图工作时，绝大部分电路已设计完毕；,AIC,：电路设计往往与单元模块的版图设计同步进行。,DIC,和,AIC,技巧对比,school of phye,basics of ic layout design,6,创新要求不同,DIC,：电路的大部分已在过去设计过，版图也已完成过许多许,多次；,AIC,：电路或版图过去几乎从未设计过。,约束条件不同,DIC,：设计规则较多；,AIC,：几乎没有什么规则。,对电路技术理解程度的要求不同,AIC,要比,DIC,的掩模设计者掌握更多的电路技术。,DIC,和,AIC,技巧对比,school of phye,basics of ic layout design,7,了解电路的功能对版图设计至关重要。,电路功能决定了在版图设计时将如何处理如下一些问题：,绝缘,isolation,匹配,matching,布局,placement,均衡,balance,覆盖,overlap,保护方法,protection schemes,I/O,导线的位置,location of I/O wires,器件分割,device splitting,平面布局,floorplanning,许多其他的技术,many other techniques,三个关键问题,-,1,：这个电路是做什么用的？,school of phye,basics of ic layout design,8,得到的回答将影响许多,器件的选择,、许多,金属线尺寸的选择,，并在一定程度上影响你的,布置方案,。,利用工艺手册中提供的电流密度计算布线宽度，计算得到的线宽可能大于各个,metal,层的最小线宽，所以在所有的,metal,层上不能简单地使用该层所规定的“,minWidth”,。,“典型,CMOS,工艺电流密度为,0.5 mA/microns”,三个关键问题,-,2,：,需要多大的电流,？,school of phye,basics of ic layout design,9,2a,大电流路径和小电流路径在哪里？,电路中可能有多条路径，每一条都有自己的电流要求，即每条路径都有自己的最小金属线宽要求。,设,FET M1,要驱动,5mA,的电流，则需要,10um,的导线来连接。如果电流自左边流入，则要经过一个很拥挤的小瓶颈区向上到达器件的顶部。可以将,10um,导线放到顶上。,三个关键问题,-,2,：,需要多大的电流,？,current comes from the left,10um,current comes from the top,10um,10um,school of phye,basics of ic layout design,10,2a,大电流路径和小电流路径在哪里？,将,10um,导线放到顶上的好处：,电子可以分散开，有效地降低了电阻,。,也可以把标准库的,器件逆时针旋转,90,度,，而不必从上方走线。,这就是知道电流情况后，对,器件布置方向,所产生的影响。,如果重新设计该器件的版图，必须,保持栅的有效面积相同,，因为这决定了晶体管将如何工作。,我们不仅需要关注流入和流出器件的电流的大小，而且也必须注意器件内部金属线上的电流密度。,三个关键问题,-,2,：,需要多大的电流,？,school of phye,basics of ic layout design,11,2a,大电流路径和小电流路径在哪里？,如果将器件分割成相同的,4,个，可利用宽度为,2.5um,的内部总线把电流分配到,4,个器件中去。,三个关键问题,-,2,：,需要多大的电流,？,10um,10um,2.5um,school of phye,basics of ic layout design,12,全面而详细的匹配技术将在以后的章节中具体介绍。,三个关键问题,-,3,：,有哪些匹配要求,？,需要匹配的镜像电流源的两器件及其版图,school of phye,basics of ic layout design,13,双极型模拟电路,双极型模拟版图在某种程度上要比,CMOS,版图略微简单一些。,双极型晶体管通常灵活性较差。如可能只有一种类型的双极型晶体管，而且只有,4,种尺寸，,1um,、,5um,、,10um,及,20um,。,预先定义了各个工艺层，只需关心金属连接就可以了。,不用像对一个,CMOS,晶体管那样去摆弄双极型晶体管的内部。,电路的频率会直接影响怎样设计版图。,低频电路：可不必太在意器件的布线方式，,因寄生效应影响小。,高频电路：注意降低噪声，采用减少寄生的布线方式。,