Click to edit Master title style,Click to edit Master text styles,Second Level,Third Level,Fourth Level,Fifth Level,EE141,*,Digital Integrated Circuits,2nd,Combinational Circuits,1,数字集成电路,-,电路、系统与设计,CMOS,组合逻辑门的设计（,3,）,Apr.,2012.,1数字集成电路 -电路、系统与设计 CMOSAp,2,传输管逻辑,2传输管逻辑,3,一 传输管逻辑,3一 传输管逻辑,4,例,:AND,门,4例:AND 门,5,二 单一,NMOS,逻辑,5二 单一NMOS 逻辑,6,三 差分传输管逻辑,6三 差分传输管逻辑,7,四 传输管的串联,前一级的输出接后一级的栅端,前一级的输出接后一级的源或漏端,7四 传输管的串联 前一级的输出接后一级的栅端 前一级,8,五 稳定有效的传输管设计,C,L,A=,2.5,V,C=,2.5,V,B,M,2,M,1,M,n,Threshold voltage loss causes,static power consumption,V,B,does not pull up to 2.5V,but 2.5V-,V,TN,NMOS has higher threshold than PMOS(body effect),8五 稳定有效的传输管设计CLA=2.5 VC=2,9,1.,电平恢复器,M,2,M,1,M,n,M,r,Out,A,B,V,DD,V,DD,电平恢复器,X,91.电平恢复器M2M1MnMrOutABVDDVDD电平恢,10,电平恢复器的尺寸,0,100,200,300,400,500,0.0,1.0,2.0,W,/,L,r,=1.0/0.25,W,/,L,r,=1.25/0.25,W,/,L,r,=1.50/0.25,W,/,L,r,=1.75/0.25,V,o,l,t,a,g,e,V,时间,ps,3.0,10电平恢复器的尺寸01002003004005000.01,11,2.,零阈值输出管,112.零阈值输出管,12,3.,传输门,(1),概念,A,B,C,C,A,B,C,C,B,C,L,C,=0,V,A=,2.5,V,C=,2.5,V,123.传输门(1)概念ABCCABCCBCLC=0,13,(2),传输门电阻,13(2)传输门电阻,14,(3),传输门的作用,Ex1.,两输入多路开关,GND,V,DD,A,B,S,S,S,S,14(3)传输门的作用Ex1.两输入多路开关GNDVDDA,15,Ex2.,传输门,XOR,A,B,F,B,A,B,B,M1,M2,M3/M4,15Ex2.传输门 XORABFBABBM1M2M3/M4,16,(4),传输门网络延时,V,1,V,i-1,C,2.5,2.5,0,0,V,i,V,i+1,C,C,2.5,0,V,n-1,V,n,C,C,2.5,0,In,V,1,V,i,V,i+1,C,V,n-1,V,n,C,C,In,R,eq,R,eq,R,eq,R,eq,C,C,(,a),(,b),C,R,eq,R,eq,C,C,R,eq,C,R,eq,R,eq,C,C,R,eq,In,m,(,c),16(4)传输门网络延时V1Vi-1C2.52.500ViV,17,最佳延时,17最佳延时,18,(5),全加器传输门,Similar delays for sum and carry,18(5)全加器传输门Similar delays for,19,19,20,Ch6.4,动态逻辑,20Ch6.4 动态逻辑,21,动态逻辑,21动态逻辑,22,In,1,In,2,PDN,In,3,M,e,M,p,Clk,Clk,Out,C,L,Out,Clk,Clk,A,B,C,M,p,M,e,Two phase operation,预充电,Precharge,(Clk=0),求值,Evaluate,(Clk=1),on,off,1,off,on,(,AB)+C),1,动态门基本原理,22In1In2PDNIn3MeMpClkClkOutCLO,23,2,动态门的输出条件,232 动态门的输出条件,24,3,243,25,4,254,26,26,27,5,动态门的设计,动态设计问题,1:,电荷泄漏,275 动态门的设计动态设计问题 1:电荷泄漏,28,解决办法,C,L,Clk,Clk,M,e,M,p,A,B,Out,M,kp,静态泄露器补偿电荷泄露,Keeper,28解决办法CLClkClkMeMpABOutMkp,29,动态设计问题,2:,电荷分享,C,L,Clk,Clk,C,A,C,B,B=0,A,Out,M,p,M,e,x,29动态设计问题 2:电荷分享CLClkClkCACBB,30,电荷分享对输出电压的影响,30电荷分享对输出电压的影响,31,电荷分享 的例子,C,L,=50fF,Clk,Clk,A,A,B,B,B,!,B,C,C,Out,C,a,=15fF,C,c,=15fF,C,b,=15fF,C,d,=10fF,31电荷分享 的例子CL=50fFClkClkAABBB!B,32,解决电荷分享的方法,Clk,Clk,M,e,M,p,A,B,Out,M,kp,Clk,32解决电荷分享的方法ClkClkMeMpABOutMkpC,33,动态设计问题,3:,电容耦合,C,L1,Clk,Clk,B=0,A=0,Out1,M,p,M,e,Out2,C,L2,In,动态,NAND,静态,NAND,=1,=,1,M,3,M,5,M,6,M,4,M,1,M,2,33动态设计问题 3:电容耦合CL1ClkClkB=0A,34,回栅耦合效应,Voltage,Time,ns,Clk,In,Out1,Out2,解决办法：,合理设计,layout,，尽量减小寄生电容,动态门驱动静态门时，应驱动靠近电源或地的管子,34回栅耦合效应VoltageTime,nsClkInOu,35,动态设计问题,4:,时钟馈通,Clk,Clk,In,1,In,2,In,3,In,4,Out,In&,Clk,Out,时间,ns,电压,时钟馈通,时钟馈通,结果：,1.,使预充电正常情况下的反偏二极管发生正偏，从而使电子注,入到衬底；,2.,闩锁效应。,35动态设计问题 4:时钟馈通ClkClkIn1In2I,36,6,串联动态门,Clk,Clk,Out1,In,M,p,M,e,M,p,M,e,Clk,Clk,Out2,V,t,Clk,In,Out1,Out2,V,V,Tn,电荷流失导致：,1.,噪声容限下降；,2.,可能引入逻辑混乱。,366 串联动态门ClkClkOut1InMpMeMpMeC,37,7,多米诺逻辑,In,1,In,2,PDN,In,3,M,e,M,p,Clk,Clk,Out1,In,4,PDN,In,5,M,e,M,p,Clk,Clk,Out2,M,kp,1,1,1 0,0,0,0 1,377 多米诺逻辑In1In2PDNIn3MeMpClkC,38,38,39,多米诺逻辑的特征,39多米诺逻辑的特征,40,设计多米诺逻辑,40设计多米诺逻辑,41,41,42,42,43,多米诺逻辑门的优化,（,1,）反相器中,PMOS,取大尺寸、,NMOS,取小尺寸,减小求值期间多米诺逻辑门的输入信号从,0,跳变至,1,的时间,缺点,：,VTC,不对称，噪声容限下降,（,2,）采用多输出多米诺逻辑,（,Multi-output Domino Logic,）,大大减少了求值管的数目,缺点：减小了扇出（多个功能,重复利用求值管）,内部节点必须被预充电至,V,DD,43多米诺逻辑门的优化（1）反相器中PMOS取大尺寸、NMO,44,（,3,）组合多米诺逻辑,44（3）组合多米诺逻辑,45,np-CMOS,45np-CMOS,46,46,47,47,48,48,49,49,