,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第四章,EDA,工具应用初步,1,第四章 目录,4.2,引脚锁定与硬件测试,4.1,硬件逻辑电路的一般设计和测试流程,4.3,嵌入式逻辑分析仪使用方法,4.4,编辑,SignalTap,II,的触发信号,4.5,原理图编辑输入设计流程,4.6 keep,属性应用,4.7,SignalProbe,使用方法,4.8 Settings,设置,4.9 Fitter Settings,项设置,4.10 HDL,版本设置及,Analysis&Synthesis,功能,4.11,功能块,Chip Planner,应用,4.12,Synplify,的应用及接口方法,2,本章介绍基于,Quartus,II,软件的数字电路设计流程,软件版本：,Quartus,II 9.x,3,4.1,硬件逻辑电路的一般设计和测试流程,4.1.1,编辑和输入设计文件,本节内容基于第,3,章 例,3.22,软件版本：,Quartus,II 9.x,FPGA,芯片型号：,开发板：,DE2,4.1.2,创建工程,4.1.3,全程编译前约束项目设置,4.1.4,全程综合与编译,4.1.5,仿真测试,4.1.6 RTL,图观察器应用,4,4.2,引脚锁定与硬件测试,4.2.1,引脚锁定,4.2.2,编译文件下载,4.2.3 AS,直接编程模式,4.2.4 JTAG,间接编程模式,4.2.5 USB-Blaster,编程配置器件使用方法,4.2.6,利用引脚属性定义方式锁定引脚,本节内容基于第,3,章 例,3.22,软件版本：,Quartus,II 9.x,FPGA,芯片型号：教材中,EP3C5E144C8,；,课件中,EP2C35F672C6,开发板：教材中,KX-7C5E+,；课件中,DE2,5,