,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,2011-02-11,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,2011-02-11,*,2023-02-11,一、ESD学问了解,1,、,ESD,是什么？,2,、,ESD,是怎样产生的？,3,、,ESD,的特点？,4,、,ESD,的危害；,2023-02-11,1,、,ESD,是什么？,ESD,的意思是“静电释放”的意思，它是英文：,Electro-Static discharge,的缩写，即“静电放电”的意思。,静电是一种客观的自然现象，产生的方式多种，如接触、摩擦和感应等。,雷电也是静电放电的一种形式；,2023-02-11,2、ESD是怎样产生的？1摩擦起电,1摩擦、剥离起电；哪里有运动，哪里就有静电！,2023-02-11,2、ESD是怎样产生的？2感应起电,2感应起电；,1。RF局部元件L6层要靠近天线，同时用单独的屏蔽筐与其他局部隔离以防干扰其它信号。,2023-02-11,2、ESD是怎样产生的？3电容转变,3电容的转变；,V=Q/C;,C=A/d,2023-02-11,3、ESD的特点：1枯燥环境更易产生静电,人,体,活动时所产的,典型静电电压,（,V),人,体活动情形,湿度,1020%,湿度,6590%,走,过化织地毯,35000V,1500V,走,过塑料,地板,30000V,1200V,坐在椅子上工作,6000V,100V,翻阅塑胶面书籍,7000V,600V,在聚氨酯泡沫垫上活动,18000V,1500V,2023-02-11,3、ESD的特点：2人体对静电的感知,在3kV时，你能通过皮肤感知；,在5kV时，你能听见；,在10kV时，你能观看；,2023-02-11,3、ESD的特点：3静电放电的特点,高电位：数百至数千伏，甚至高达数万至数十万伏；人体对3kV以下的静电不易感觉到,低电量：静电多为微安级；尖端瞬间放电除外,放电时间短：一般为微妙级；一个ESD瞬态感应电流在小于1ns的时间内就能到达峰值(依据IEC 61000-4-2标准),受环境影响大：特殊是湿度；湿度上升则静电积存削减，静电压下降；,2023-02-11,4,、,ESD,的危害,：,2023-02-11,4、ESD的危害：1ESD失效仿真,ESD,失效：仿真人体带,8kV,静电放电，放电,3,次；放大,3000,倍；,2023-02-11,4、ESD的危害：2硬损伤和软损伤,硬损伤：器件直接不能工作；,软损伤：,ESD,减弱了单板性能，但仍能测试通过；单板或器件的性能变差；直至失效；,2023-02-11,4、ESD的危害：3半导体的耐静电特性,人体静电可以摧毁任何一个常用半导体器件。,2023-02-11,4,、,ESD,的危害：,ESD,失效带来的影响,内部损失：金钱、时间,外部损失：信誉、客户满足度,2023-02-11,二.静电把握：,1、为什么要进展ESD把握？,2、把握什么？,3、怎样把握？,4、硬件开发人员力所能及的有哪些？,2023-02-11,1、为什么要进展ESD把握？,金钱；,时间；,信誉；,客户满足度,2023-02-11,2、把握什么？,静电不能被消退，只能被把握；,目标：让我们的产品不受ESD损伤！,2023-02-11,3、怎样把握？,堵；,从机构上做好静电的防护，用绝缘的材料把PCB板密封在外壳内，不管有多少静电都不能到释放到PCB上。,导；,有了ESD，快速让静电导到PCB板的主GND上，可以消退确定力气的静电。,2023-02-11,4、硬件开发人员力所能及的有哪些？1整机级的堵和导；,1、外壳和装饰件：金属以及可导电的电镀材料等，属于简洁吸引和聚拢静电的材料；ESD要求很高的工程要尽可能避开使用这些材料；,2、必需使用导体材料时：构造上要事先预留有效而布局均匀的接地点；一般来说，顶针或者金属弹片的接地效果优于导电泡棉和导电布；,3、无法做接地处理的例如电镀侧键等，需要重点在主板上做特殊处理；包括1增加压敏电阻、TVS或者电容等器件；2预留GND管脚；3板边露铜吸引静电放电；,4、外壳上的金属件，距离器件和走线必需大于2.2mm以上距离；,5、堆叠上避开器件暴露于孔、缝边；假设无法避开的话，则要在组装上想方法堵；常见的做法有粘贴高温胶带或者防静电胶带等阻隔；全部构造设计需要留有增加隔离片的空间；,6、硬件和构造上实在无法处理的ESD问题，有时候还能求助于软件或者商务的兄弟们；,2023-02-11,4、硬件开发人员力所能及的有哪些？2主板级的堵和导；,1、增大PCB板材面积，以增加GND面积，增加其中和静电的力气；本钱或者差异化的堆叠让我们做小：！,2、实在很小的主板，则必需要有至少一层完整的GND层；并且要能够跟电池地脚保持良好的连接；我们常常由于本钱无法做到留出完整的地层；,3、很小的主板，由于主板的中和电荷力气有限，则要多考虑从整机上堵，少考虑导；,4、器件选择上，要选用高耐ESD的器件；静电疼惜器件在选择时需要考虑其容性，避开不适宜的容性导致其所疼惜信号线的信号本身的失效；,5、器件摆放时，简洁被ESD影响的器件，尽量罩在屏蔽罩中；,6、屏蔽罩必需保证有效而分布均匀的接地！要较为直接的接到主地上，盲孔直接结合埋孔；要四周分布均匀地接地；,7、对IO口和键盘等简洁暴露的局部电路，必需增加静电疼惜器件；,2023-02-11,4、硬件开发人员力所能及的有哪些？2主板级的堵和导；,8、器件摆放上，必需遵守就近释放的原则，ESD疼惜器件应靠近IO和侧键等摆放；其次是跨在中间路上；避开靠近芯片摆放；这样能够削减ESD脉冲信号进入四周线路的瞬态耦合；虽然没有直接的连接，但是这种二次辐射效应也会让其他局部工作紊乱；,9、Layout走线必需遵守有效疼惜的原则；走线应当从接口处先走到TVS处，然后才能走到CPU等芯片处；远远地“挂”在信号线上的静电疼惜器件，会由于引线寄生电感过大而导致疼惜失效，让疼惜形同虚设；,10、TVS管的接地脚与主地之间的连接必需尽可能的短，减小接地平面的寄生电感；,11、TVS器件应当尽可能靠近连接器以削减进入四周线路的瞬态耦合。虽然没有到达连接器的直接通路，但这种二次辐射效应也会导致电路板其它局部的工作紊乱。,2023-02-11,4、硬件开发人员力所能及的有哪些？2主板级的堵和导；,12、避开在板边走重要的信号线；例如时钟、复位信号；,13、主板上未使用的地方尽可能的铺成地；并且连接到主地上；多铺地减小了信号与地之间的间距，相当于减小信号的回路面积；该面积越大，所包含的场流量越大，其感应电流也越大,14、需要留意ESD对地层的直接放电有可能损坏敏感电路。在使用TVS二极管的同时还要使用一个或多个高频旁路电容器，这些电容器放置在易损元件的电源和地之间。旁路电容削减了电荷注入，保持了电源与接地端口的电压差。,15、电源走在主板中间比在板边好；地布局在板中间比板边好；,2023-02-11,三,.ESD,纠错方法和补救措施：,由于ESD把握的简洁性，即使阅历特殊丰富的工程师也很难做到万无一失；对于进入生产环节才觉察ESD问题的产品，能够准确准时的补救，是特殊重要的！,2023-02-11,1,、纠错的原则及步骤：,找出放电路径,机器ESD通不过是一个很头疼的问题，可以通过一些步骤找出是哪里导致ESD不过的；,1、认真观看试验现象；留意电弧的放电强度以及放电方向，让静电枪从不同的方向靠近同一个放电点，看看其电弧现象有何不同，分析静电是如何进入机身的，假设其可能的放电路径；,2、渐渐增加或者削减放电电压，以便记录下该失效点是在哪个电压区间失效的；要有条不紊的试验，并且记录数据；例如在空气放电测试时，假设8kV不能通过，向下打6kV、4kV；假设8kV能够通过，向上打10kV、12kV、15kV；,3、一台样机的现象总是带有随机性，需要对几台样机进展同样的测试，找出失效的共性现象，以便准确推断失效缘由；,4、依据试验现象进展分析，推断失效缘由。由于ESD 的失效缘由是多种多样的，所以由一个现象可能分析出几种不同的缘由，其中的某一个或某几个引起手机ESD失效。这需要工程师进展更深一步的分析，针对每一种可能进展具体试验，最终找出失效的真正缘由。我们常常希望能一针见血的解决问题，但是常常遇到需要多剂药物同时下才能解决问题，所以我们在解决ESD问题时要不怕麻烦和枯燥；,2023-02-11,2,、补救措施：,堵、导、换器件,假设不是万不得已，尽量找到较好的补救措施，使产品不至于从新设计。分析失效缘由之后，必需认真查找最恰当的补救措施。,必需做大量的试验来查找解决方案，这是一个反复而枯燥的过程，针对不同的缘由承受不同的方法，如：,1、堵：,1去掉某些金属件的接地弹片、顶针或者泡棉；,2添加绝缘胶带或者防静电胶带；,3更改外表处理工艺，将导电的外表处理更改为不导电的外表处理；,2、导：,1试验刮开PCB增加露铜吸取静电，验证有效则更改量产数据；,2加导电布或者导电泡棉释放静电；,3增加压敏电阻、增加pF级小电容、将压敏电阻更改为TVS管等方式。,3、换器件：,1将防静电力气较差的压敏电阻和小电容更换为TVS管；,2将简洁被打坏的分立器件，更换为兼容的其他家器件；,2023-02-11,3,、可生产性,找到解决方案后，必需对此方案进展进一步的分析，要尽量做到经济并适于量产；,避开承受昂贵的元器件；,避开在制造过程中承受简洁的手工操作；,不能由于实行的措施简洁导致生产困难或者极其不行靠；,2023-02-11,完毕语,抛砖引玉,争论时间,