,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,第 五 章,计 数 器,第 五 章 计 数 器,1,引入:,电路中由两个与非门构成单脉冲发生器，计数器74LS161对其产生的脉冲进行计数，计数结果送入字符译码器并驱动数码管，使之显示单脉冲发生器产生的脉冲个数。,脉冲发生器,计数器,显示,引入:电路中由两个与非门构成单脉冲发生器，计数,2,0,1,0,1,0,1,0,1,0,CP,Q,1,Q,2,Q,Q,0,0,0,0,0,1,0,1,0,0,1,0,1,1,1,1,1,图5.2（b）,计数器各触发器的翻转不受同一个,CP,脉冲控制。,异步,计数器,计数器各触发器的翻转受同一个,CP,脉冲控制。,同步,计数器,Q,0,Q,1,Q,2,1.计数器的基本原理,5.1 计数器及其表示方法,010101010CPQ1Q2QQ000110011图5.2,3,2.分类,根据计数脉冲的输入方式不同可把计数器分为,同步计数器,和,异步计数器,。,根据计数进制不同又可分为,二进制,、,十进制,和,任意进制计数器,。,根据计数过程中计数的增减不同又分为,加法计数,、,减法和可逆计数器,。,2.分类 根据计数脉冲的输入方式不同可把计数器分为,4,3.二进制计数器,若,n,=1，2，3，则,N,=2，4，8，相应的计数器称为模2计数器，模4计数器和模8计数器。,计数器的位数n：,即由,多少,个触发器组成。（n）,计数器的模（计数容量）,：,最大所能计数的值,N,=2,n,三位二进制计数器,3.二进制计数器 若n=1，2，3，则N,5,同步二进制计数器,74LS161,集成计数器,（2）74LS161功能表,输 入,输 出,ET EP CP,D,0,D,1,D,2,D,3,Q,0,Q,1,Q,2,Q,3,0 ,1 0 ,d,0,d,1,d,2,d,3,1 1 1 1 ,1 1 0 ,1 1 0 ,0 0 0 0,d,0,d,1,d,2,d,3,计 数,保 持,保 持,（1）,各引脚功能符号的意义,：,D,0,D,3,：并行数据预置输入端,Q0Q3,：数据输出端,ET、EP,：计数控制端,CP,：时钟脉冲输入端（）,C,：进位端,：异步清除控制端（低电平有效）,：置数控制端（低电平有效）,同步二进制计数器74LS161集成计数器（2）74LS,6,74LS161,状态图,注 释,74LS161是典型的4位二进制同步加法计数器，异步清除。同于74161。,请问它的模是几？,、,ET,和,EP,均为高电平时，计数器处于计数状态，每输入一个,CP,脉冲，进行一次加法计数。,（3）74LS161的功能与特点,74LS161状态图注 释 74LS161是典,7,：异步置“0”功能。,波形图,0,0,0,0,1,0,1,0,ET,和,EP,是计数器控制端，其中一个为低电平，计数器保持原态。两者均为高电平，计数器才处于计数状态。,：同步并行置数控制端（低电平有效），=0，且 =1 时，D0D3上数据 被输出到Q0Q3。,、,ET,和,EP,均为高电平时，计数器处于计数状态，每输入一个,CP,脉冲，进行一次加法计数。,：异步置“0”功能。波形图00001010,8,异步二进制计数器,74LS93,集成计数器,74LS93是,异步4位二进制加法计数器,。,图5.6（b）,二进制计数器：,CP,0,作同步脉冲，FF,0,构成一个二进制计数器;,八进制计数器：,CP,1,作同步脉冲，FF,1,、FF,2,、FF,3,构成模 8 计数器;,十六进制计数器：,CP,1,端与Q,0,端在外部相连，构成模16计数器。,74LS93又称为,二,八,十六,进制计数器。,R,D1、,R,D2为清零端，高电平有效。,异步二进制计数器74LS93集成计数器,9,4.十进制计数器,同步十进制计数器,74LS192,集成计数器,逻辑符号,输 入,输 出,R,D,CU,CD,D,0,D,1,D,2,D,3,Q,0,Q,1,Q,2,Q,3,0 0 ,d,0,d,1,d,2,d,3,1 0 1 ,1 0 1 ,1 0 1 1 ,1 ,d,0,d,1,d,2,d,3,加 计 数,减 计 数,保 持,0 0 0 0,74LS192功能表,各引脚功能符号的意义,：,D,0,D,3,：并行数据输入端,Q,0,Q,3,：数据输出端,CU,：加法计数脉冲输入端,CD,：减法计数脉冲输入端,R,D,：异步置 0 端（高电平有效）,：置数控制端（低电平有效）,：加法计数时，进位输出端（低电平有效）,：减法计数时，借位输出端（低电平有效）,4.十进制计数器 同步十进制计数器74LS192集成计,10,74LS192 的,时序图,分析,R,D：,异步置 0 端。计数器复位。,置 零,0,0,0,0,：置数控制端（低电平有效）,。,1,1,1,0,CD,为高电平，计数脉冲从,CU,端输入。,:进位输出;:借位输出。,CU,为高电平，计数脉冲从,CD,端输入。,1,0,0,1,0,0,0,0,0,0,0,0,1,0,0,1,74LS192 的时序图分析RD：异步置 0 端。计数,11,计数开始时，先在,R,D,端输入一个正脉冲，此时两个计数器均被置为 0 状态。此后在 端输入“1”，,R,D,端输入“0”，则计数器处于计数状态。,在个位的74LS192(1)的,CU,端逐个输入计数脉冲,CP,，个位的74LS192开始进行加法计数。在第10个,CP,脉冲上升沿到来后，个位74LS192的状态从10010000，同时其进位输出 从01。,利用74LS192实现100进制计数器,(想一想),将多个74LS192级联可以构成高位计数器。,例如：用,两个,74LS192可以组成,100进制,计数器。,此上升沿使十位的74LS192(2)从0000开始计数，直到第100个,CP,脉冲作用后，计数器由1001 1001恢复为0000 0000，完成一次计数循环。,计数开始时，先在RD 端输入一个正脉冲，此时,12,逻辑符号,74LS90功能表,复位/置位输入,输 出,R,D1,R,D2,S,1,S,2,Q,3,Q,2,Q,1,Q,0,1,1,0,0,1,1,0,0,0,1,0,0,0,1,0,0,0 0 0 0,0 0 0 0,1 0 0 1,计 数,计 数,计 数,计 数,R,D1,R,D2,：,当,S,1,S,2,=0时，,R,D1,R,D2,=1计数器清零。,S,1、,S,2,：,S,1,S,2,=1时，计数器置“9”，即被置成1001状态，与,CP,无关。且优 先,级别最高。,Q,3,Q,2,Q,1,Q,0,：,输出端,引脚功能说明,CP,0,、,CP,1,：,双时钟输入端,异步十进制计数器,74LS90,集成计数器,逻辑符号 74LS90功能表复位/置位输入输 出,13,二五十进制计数器74LS90,二进制计数器：,FF,0,构成一个二进制计数器;,五进制计数器：,FF,1,、FF,2,、FF,3,构成模 5异步计数器（五进制计数器）;,8421码异步十进制计数器：,时钟脉冲接CP,0,，CP,1,端与Q,0,端相连。,74LS90又称为,二,五,十,进制计数器。,5421码异步十进制计数器：,时钟脉冲接CP,1,，CP,0,端与Q,3,端相连。,二五十进制计数器74LS90二进制计数器：FF0构成,14,5.任意进制计数器,同步二进制计数器,异步二-八-十六进制计数器,同步十进制计数器,异步二-五-十进制计数器,5.任意进制计数器 同步二进制计数器 异步二-八-十六进,15,利用已有的集成计数器构成任意进制计数器的方法,通常有三种:,（1）直接选用已有的计数器。,例如，欲构成十进制计数器，可直接选用十进制异步计数器74LS92。,（2）用两个模小的计数器串接,可以构成模为两者之积的计数器。例如，用模6和模10计数器串接起来，可以构成模60计数器。,（3）利用反馈法改变原有计数长度,这种方法是，当计数器计数到某一数值时，由电路产生的置位脉冲或复位脉冲，加到计数器预置数控制端或各个触发器清零端，使计数器恢复到起始状态，从而达到改变计数器模的目的。,利用已有的集成计数器构成任意进制计数器的方法 （1,16,74LS160 集成计数器,逻辑符号,表5.5 74LS160的功能表,输 入,输 出,EP ET CP,D,0,D,1,D,2,D,3,Q,0,Q,1,Q,2,Q,3,0 ,1 0 ,d,0,d,1,d,2,d,3,1 1 1 1 ,1 1 0 ,1 1 0 ,0 0 0 0,d,0,d,1,d,2,d,3,计 数,保 持,保 持,引脚功能说明,D,0,D,3,：并行数据输入端,Q,0,Q,3,：数据输出端,EP,、,ET,：计数控制端,C,：进位输出端,CP：,时钟输入端,：异步清除输入端,：同步并行置入控制端,74LS160 集成计数器 逻辑符号 表5.5,17,0 1 2 3 4 5,0000,0001,0010,0011,0100,0101,74LS160 集成计数器的应用举例,反馈法,构成模6计数器的四种方法,例1：反馈置0法,0000,0001,0010,0011,0100,0101,由此可见，,N,进制计数器可以利用在（,N,-1）时将 变为 0 的方法构成，这种方法称为,反馈置0法,。,0 1 2 3 4 5,例2：直接清0法,当计数器计到6 时（状态6出现时间极短），,Q,2和,Q,1均为1，使 为0，计数器立即被强迫回到0状态，开始新的循环。,+Vcc,6,0110,0 1 2 3 4,18,例3：反馈预置法,010001010110011110001001,当计数器计到状态,1001,时，进位端,C,为1，经非门为0，置数控制端 ,下一个时钟到来时，将,D,3 D0 端的数据0100送入计数器。此后又从0100开始计数一直计数到 1001，又重复上述过程。这种方法称为反馈预置法。,=0,例4：反馈预置法例二,001101000101011001111000,例3：反馈预置法010001010110011110,19,图5.12 改进的模6计数器,改进的模 6 计数器,图5.11（d）所示方法的缺点是工作不可靠。原因是在许多情况下，各触发器的复位速度不一致，复位快的触发器复位后，立即将复位信号撤消，使复位慢的触发器来不及复位，因而造成误动作。,改进的方法是加一个基本,RS,触发器，如图5.12（a）所示，工作波形见图5.12（b）。当计数器计到 6 时，基本,RS,触发器置0，使 端为0，该0一直持续到下一个计数脉冲的下降沿到来为止。因此计数器能可靠置0。,图5.12 改进的模6计数器 改进的模 6 计数器,20,5.2 计数器应用实例,计数器组成分频器,图5.13 PCM30/32路基群系统时钟框图,通过分频的方法，利用一个高稳定的信号源产生多种频率的信号。这是数字系统中为获得各种时钟脉冲所采用的最普遍的方法。,5.2 计数器应用实例 计数器组成分频器图5.13 P,21,1.一般程序分频器,程序分频器是指分频比N随预置数据而变的数控分频器，因此，凡具有并行置数功能的计数器都可以组成程序分频器。,分频器的输入信号频率与输出信号频率之比叫做分频比N。,图5.14（a）是程序分频器的一般框图，图5.14（b）是分频比N=7的程序分频器的输出信号与输入信号的同步波形。由图可知，其分频比=7。,图5.14 程序分频器,1.一般程序分频器 程序分频器是指分频比N随,22,2.,M,/,M,+1分频器,M,/,M,+1分频器在频率合成器中经常采用，它有两种工作模式，即M次分频和M+1次分频模式。,码组变换器,可控分频器,SC,=0时，M次分频；,SC,=1时，M+1次分频。,SC,=0时，码组转换器用作变补器；,SC,=1时，转换器用作变反器。,2.M/M+1分频器 M/M+,23,3.计数器用于测量脉冲频率和周期,例如，若在,t,1,t,2,=1s内，计数器的