单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,*,第,5,章 集成信号发生器,5,.1,模拟集成函数发生器,5.2,直接数字频率合成技术,5.3,基于,FPGA,的,DDS,任意波形发生器,11/20/2024,1,5.1,模拟集成函数发生器,5.1.1,由集成运放构成的方波和三角波发生器,5.1.2,由,ICL8038,构成的集成函数发生器,5.1.3,由,MAX038,构成的集成函数发生器,11/20/2024,2,5.1.1,由集成运放构成的方波和三角波发生器,第一级,A,1,组成迟滞电压比较器，输出电压,u,o1,为对称的方波信号。,图,5-1-1,方波和,三角波发生器,第二级,A,2,组成积分器，输出电压,u,o,为三角波信号。,11/20/2024,3,设稳压值为,U,Z,，则比较器输出的高电平为,+,U,Z,，低电平为,-,U,Z,。,工作原理,由图可得,A,1,同相端的电压为,11/20/2024,4,则可求得电压比较器翻转时的,上门限电位为,门限宽度为,由于此电压比较器的,u,-,=,0,，,令,u,+,=,0,下门限电位为,11/20/2024,5,当,t,=0,时，,反相积分器的,输出电压为,当,t,=,t,1,时，,方波和三角波的,周期为,11/20/2024,6,方波和三角波的,频率为,改变,U,Z,可改变输出电压,u,o1,、,u,o,的幅度；,改变,（,R,1,/,R,2,）,的比值可改变周期或频率，同时,影响三角波输出电压的幅度，但不影响方波输出电压的幅度；,改变,n,和,R,4,C,1,可改变频率，不影响输出电压幅度。,11/20/2024,7,图,5-1-2,方波和三角波的输出波形,11/20/2024,8,1.ICL8038,的性能特点和主要参数,5.1.2,由,ICL8038,构成的集成函数发生器,ICL8038,是精密波形产生与压控振荡器，,是一块单片多种信号发生器,IC,，它能,同时产生正弦波、方波、三角波，,是一种性能价格比高的多功能波形发生器,IC,。,因为,ICL8038,信号发生器是单片,IC,，所以制作和调试均较简单、方便，也较为实用、可靠，人们常称其为实用信号发生器。,11/20/2024,9,ICL8038,具有以下主要参数和主要特点,工作频率范围：,0.001Hz,500kHz,。,波形失真度：不大于,0.5,。,同时有三种波形输出：正弦波、方波、三角波。,单电源为,+10V,+30V,，双电源为,5V,15V,。,足够低的频率温漂：最大值为,5010,-6,/C,。,改变外接,R,、,C,值，可改变输出信号频率范围。,外接电压可调制或控制输出信号频率和占空比。,使用简单，外接元件少。,11/20/2024,10,2.ICL8038,的内部结构和引脚排列,图,5-1-4,ICL8038,的,引脚排列图,图,5-1-3,ICL8038,的内部结构图,11/20/2024,11,ICL8038,的引脚及其功能如下：,1,脚,SINADJ1,、,12,脚,SINADJ2,：,正弦波波形调整端。,通常,SINADJ1,开路或接直流电压，,SINADJ2,接电阻,R,EXT,到,V-,，用以改善正弦输出波形和减小失真。,图,5-1-5,正弦波失真度调节电路一,调节,100k,电位器,RP,，,可以将正弦波的失真度,减小到,1,。,11/20/2024,12,图,5-1-6,正弦波失真调节电路二,当要求获得接近,0.5,失真度的正弦波时，在,6,脚和,11,脚之间接两个,100k,电位器,RP,1,、,RP,2,。,11/20/2024,13,图,5-1-7,占空比,/,频率调节电路一,2,脚：,SINOUT,，正弦波输出。振幅为,U,sin,=0.22,V,S,3,脚,TRIOUT,：,三角波输出，幅度为,0.33,V,S,。,4,脚,DFADJ1,、,5,脚,DFADJ2,：,输出信号重复频率和占空比调节端。,通常,DFADJ1,端接电阻,R,A,到,V,+,，,DFADJ2,端接电阻,R,B,到,V,+,，改变阻值可,调节频率与占空比。,11/20/2024,14,图,5-1-8,占空比,/,频率调节电路二,此电路可以,独立地,调节输出波形的上,升和下降部分。,调节,RP,1,时，,可控制,三角波上升部分、正,弦波,270,至,90,部分、,方波的高电平部分。,调节,RP,2,时，,则可调节输出波形的另外一半。,调节时相互有影响，需反复调节几次。,11/20/2024,15,输出波形频率,6,脚：,V,+,，正电源。,7,脚：,FMBIAS,，调频频偏。,8,脚：,FMIN,，调频电压输入端。,9,脚：,SQOUT,，方波输出。,10,脚：,定时电容端。,11,脚：,V,-,，负电源端或接地。,13,脚、,14,脚：,NC,，空脚。,11/20/2024,16,图,5-1-9,由,8038,构成的多功能信号发生器,3.ICL8038,的应用电路,11/20/2024,17,图,5-1-10,由,ICL 8038,构成的线性压控器电路,11/20/2024,18,图,5-1-11,由,8038,构成的可编程函数发生器,11/20/2024,19,5.1.3,由,MAX038,构成的集成函数发生器,MAX038,是一种单片,高精度高频函数发生器，,输出信号频率范围是,0.1Hz,20MHz,，,最高达,40MHz,。,用,MAX038,构成的电路可产生,高频的正弦波、矩形波、三角波，,输出波形具有较好高频特性。,1.MAX038,的内部结构和引脚功能,由振荡器、振荡频率控制器、,2.50V,基准电压源、正弦波合成器、电压比较器、相位比较器、多路模拟开关和放大器等部分组成。,11/20/2024,20,图,5-1-12,MAX038,的内部结构图,图,5-1-13,MAX038,的引脚排列,11/20/2024,21,MAX038,的引脚及其功能,1,脚：,REF,，参考电源。,2,脚、,6,脚、,9,脚、,11,脚、,18,脚：,GND,，模拟地。,3,脚：,AO,，波形设定端，见表,5-1-1,。,4,脚：,AI,，波形设定端，见表,5-1-1,。,5,脚：,COSC,，外接振荡电容端。,表,5-1-1,输出波形设置方法,AO,AI,波形,1,正弦波,0,0,矩形波,1,0,三角波,11/20/2024,22,8,脚：,FADJ,，频率调节端。,10,脚：,IIN,，振荡频率控制器的电流输入端。,12,脚：,PDO,，相位比较器的输出端。,13,脚：,PDI,，相位比较器的输入端。,16,脚：,DV+,，数字电路的,+5V,电源端。,14,脚：,SYNC,，同步输出端。,15,脚：,DGND,，数字地端。,17,脚：,V+,，正电源端。,19,脚：,OUT,，波形输出端。,20,脚：,V-,，负电源端。,7,脚：,DADJ,，占空比调节端。,11/20/2024,23,2.MAX038,的应用电路,图,5-1-14,MAX038,的应用电路,19,脚是波形输出端。,利用恒定电流向,C,F,充电和放电，形成振荡，产生三角波和矩形波。,RP,1,的作用是调节振荡频率。,RP,2,是调节占空比。,11/20/2024,24,图,5-1-15,5Hz,5MHz,函数发生器,11/20/2024,25,此,电路特点,是外围元件少，功能多，可调元件少，工作稳定可靠。,电路可根据需要从方波、正弦波和三角波中任选。,MAX038,专用函数发生器，通过,电流输入端,IIN,的大小设定振荡频率，用电阻把基准电压变换成电流，用流经,FADJ,端的电流微调频率。,C,1,C,6,是定时电容，,RP,1,电位器是用于设定频率。,5MHz,属于高频信号，为了减小连线分布电容对工作电容的影响，增加了一个,50pF,的,C,TC,半可变电容与,75pF,工作电容并联，以对高频进行校准。,11/20/2024,26,5.2,直接数字频率合成技术,5.2.1 DDS,的基本原理,5.2.2 DDS,的基本参数计算公式,5.2.3 DDS,各部分的具体参数,5.2.4 DDS,芯片,AD9852,5.2.5,由,AD9852,构成的信号发生器,11/20/2024,27,5.2.1 DDS,的基本原理,频率合成技术包括传统的直接频率合成,(DS),、锁相环间接频率合成,(PLL),和直接数字频率合,(Direct Digital Frequency Synthesis-DDFS,，简称,DDS),。,锁相环是一种反馈控制电路，其特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。,11/20/2024,28,锁相环通常由鉴相器,(PD),、环路滤波器,(LF),和压控振荡器,(VCO),三部分组成。,锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成,U,d,(t,),电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压,U,c,(t,),，对振荡器输出信号的频率实施控制。,11/20/2024,29,5.2.1 DDS,的基本原理,DDS,中相位累加器可在每一个时钟周期来临时将频率控制字,(TUNING WORD),所决定的相位量,M,累加一次，,如果记数大于,2,N,，则自动溢出，而只保留后面的,N,位数字于累加器中。正弦查询表,ROM,用于实现从相位累加器输出的相位值到正弦幅度值的转换，然后送到,DAC,中将正弦幅度值的数字量转变为模拟量，最后通过滤波器输出一个很纯净的正弦波信号。,11/20/2024,30,5.2.2 DDS,的基本参数计算公式,由于相位累加器是,N,比特的模,2,加法器，正弦查询表,ROM,中存储一个周期的正弦波幅度量化数据，所以频率控制字,M,取最小值,1,时，每,2,N,个时钟周期输出一个周期的正弦波。所以此时有：,式中：,f,0,为输出信号的频率；,f,c,为时钟频率；,N,为累加器的位数。,11/20/2024,31,更一般的情况，频率控制字是,M,时，每,(2,N,/M),个时钟周期输出一个周期的正弦波。所以此时有：,为,DDS,系统最基本的公式之一,由此得输出信号的最小频率,(,分辨率,),为：,输出信号的最大频率为：,DAC,每信号周期输出的最少点数为：,N,比较大时，对于很大范围内的,M,值，,DDS,系统都可以在一个周期内输出足够的点，保证输出波形失真很小。,11/20/2024,32,5.2.3 DDS,各部分的具体参数,相位累加器的位数,N,、数模转换比特数,n,、时钟频率,f,c,及其稳定度、低通滤波器,(LPF),的特性等是决定,DDS,系统指标的重要参数。,如果要求,DDS,的输出频率范围为,f,omin,f,omax,，则,f,c,应大于,f,omax,的,2,倍，这是由,Nyquist,定理决定的。为了使输出波形更好，同时减少对低通滤波器的参数要求，一般,f,c,至少取,f,omax,的,4,倍以上。,相位累加器的位数,N,：,11/20/2024,33,5.2.4 DDS,芯片,AD9852,AD9852,具有频率转化速度快、频谱纯度高、工作温度范围宽、集成度高等特点。其工作电压为,3.3V,，片内有,4,20,倍可编程时钟乘法电路，系统最高时钟可达,300MHz,，输出频率可达,120MHz,，频率转化速度小于,1,s,。内部有,12,位,D/A,转化器、,48,位可编程频率寄存器和,14,位可编程相位寄存器，具有,12,位振幅调谐功能，能产生频率、相位、幅度可编程控制的高稳定模拟信号。,11/20/2024,34,11/20/2024,35,AD9852,的引脚定义,引脚,名称,描述,1,8,D7,D0,8,位双向并行编程数据输入