单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,CMOS集成电路设计根底MOS器件,MOS,器件,NMOS管的简化构造,制作在P型衬底上(P-Substrate,也称bulk或body,为了区分于源极S，衬底以B来表示)，两个重掺杂N区形成源区和漏区，重掺杂多晶硅区(Poly)作为栅极，一层薄SiO2绝缘层作为栅极与衬底的隔离。,NMOS管的有效作用就发生在栅氧下的衬底外表导电沟道(Channel)上。,由于源漏结的横向集中，栅源和栅漏有一重叠长度为LD，所以导电沟道有效长度(Leff)将小于幅员中所画的导电沟道总长度。我们将用L表示导电沟道有效总长度Leff，W表示沟道宽度。,宽长比(W/L)和氧化层厚度tox这两个参数对MOS管的性能特殊重要。而MOS技术进展中的主要推动力就是在保证电性能参数不下降的前提下，一代一代地缩小沟道长度L和氧化层厚度tox。,为了使MOS管的电流只在导电沟道中沿外表流淌而不产生垂直于衬底的额外电流，源区、漏区以及沟道和衬底间必需形成反偏的PN结隔离，因此，NMOS管的衬底B必需接到系统的最低电位点(例如“地”)，而PMOS管的衬底B必需要接到系统的最高电位点(例如正电源UDD)。衬底的连接如图(a)、(b)所示。,衬底的连接,N,阱及,PMOS,在互补型CMOS管中，在同一衬底上制作NMOS管和PMOS管，因此必需为PMOS管做一个称之为“阱(Well)”的“局部衬底”。,MOS,管常用符号,MOS,管的电流电压特性,NMOS,管和,PMOS,管工作在恒流区的转移特性，其中,U,THN,(,U,THP,),为开启电压，或称阈值电压(,Threshold Volt,a,ge)。,在半导体物理学中，,NMOS,的,U,THN,定义为界面反型层的电子浓度等于,P,型衬底的多子浓度时的栅极电压。,UTHN与材料、掺杂浓度、栅氧化层电容等诸多因素有关。在器件制造过程中，还可以通过向沟道区注入杂质，从而转变氧化层外表四周的衬底掺杂浓度来把握阈值电压的大小。工作在恒流区的MOS管漏极电流与栅压成平方律关系。,NMOS,的输出特性,栅极电压超过阈值电压UTHN后，开头消逝电流且栅压uGS越大，漏极电流也越大的现象，表达了栅压对漏极电流有明显的把握作用。漏极电压UDS对漏极电流ID的把握作用根本上分两段，即线性区(Linear)和饱和区(Saturation)。为了不和双极型晶体管的饱和区混淆，我们将MOS管的饱和区称为恒流区，以表述UDS增大而电流ID根本恒定的特性。,线性区和恒流区是以预夹断点的连线为分界限的(图虚线所示)。在栅压UGS确定的状况下，随着UDS从小变大，沟道将发生如以下图的变化。,假设 UDS=UGS-UTH 则沟道在漏区边界上被夹断，因此该点电压称为预夹断电压。,DS,对沟道的影响,U,DS,UGS-UTH 管子工作在恒流区，此时假设UDS增大，大局部电压降在夹断区，对沟道电场影响不大，因此电流增大很小。,U,DS,=,U,GS,-,U,TH,则沟道在漏区边界上被夹断，因此该点电压称为预夹断电压。,MOS,管的电流方程,U,GS,U,THN,(,截止区),U,DS,U,GS-,U,THN,(,恒流区),NMOS,在截止区、线性区、恒流区的电流方程,|,U,GS,|,U,THP,|,(,截止区),|,U,DS,|,U,GS,|-|,U,THP,|,(,恒流区),PMOS,在截止区、线性区、恒流区的电流方程,n,电子迁移率(单位电场作用下电子的迁移速度)。,n,1300 cm,2,/sV,p,空穴迁移率(单位电场作用下空穴的迁移速度)。,p,500 cm,2,/sV,C,ox,单位面积栅电容,W/L,沟道宽度和沟道长度之比。,UTHN、UTHP开启电压(阈值电压)。假设UDD=5 V，则,增加型NMOS管：UTHN(0.140.18)UDD0.7 0.9 V,增加型PMOS管：UTHP-0.16|UDD|-0.8 V,耗尽型MOS管：UTH-0.8UDD-4 V,UTH的温度系数大约为：,重掺杂,轻掺杂,n,、,p,沟道调制系数，即,U,DS,对沟道长度的影响。,式中，,U,A,为厄尔利电压(,Early Voltage),NMOS,PMOS,对于典型的0.5 m工艺的MOS管，无视沟道调制效应，其主要参数如下表所示,假定有一,NMOS,管，,W=3,m,L=2,m,在恒流区则有:,假设UGS=5 V,则,MOS管的输出电阻,1.线性区的输出电阻,依据线性区的电流方程，当UDS很小(UDS34 m的MOS管称为“长沟道”，将L3 m的MOS管称为“短沟道”，而将L(W)1 m的MOS管的制作工艺称为亚微米工艺。,L、W,尺寸对,UTH,的影响,在长沟道器件中，阈值电压,UTH,与沟道长度,L,和沟道宽度,W,的关系不大；而在短沟道器件中，,UTH,与,L、W,的关系较大。,UTH,随着,L,的增大而增大，随着,W,的增大而减小。,MOS,管的特征频率,f,T,MOS,管的特征频率为,其中,为电子在沟道中的渡越时间，有,L,为沟道长度，,n,为电子迁移率，,E,为沟道电场强度(,E,=,U,DS,/,L,)。,以上分析说明：,MOS场效应管的性能与宽长比(W/L)有很强的依靠关系;,沟道长度L越小，fT及gm越大，且集成度越高,因此，减小器件尺寸有利于提高器件性能。,提高载流子迁移率有利于增大fT及gm，NMOS的n比PMOS的p大24 倍，所以NMOS管的性能优于PMOS管;,体效应(衬底调制效应)、沟道调制效应(与UA)和亚阈区均属于二阶效应，在MOS管参数中应有所反映。,MOS,电 容,用作单片电容器的MOS器件特性,特地使用MOS电容的器件相当于二端器件。其中(a)为MOS电容构造，多晶硅和N+集中区构成电容器CAB的两极，二氧化硅(SiO2)为绝缘层。图(b)中，Cp为N+区与衬底之间的寄生电容。,单位面积电容,C,ox,为,总的,MOS,电容为,C,AB,=,C,ox,W,L,=,C,ox,A,G,其中，,A,G,=,W,L,为,MOS,电容的面积，,t,ox,为氧化层厚度。,MOS管的极间电容和寄生电容,MOS管的极间电容存在于4个端子中的任意两端之间，这些电容的存在影响了器件和电路的高频沟通特性。这些电容包括以下几局部：,(1)栅极和沟道之间的氧化层电容C1=CoxAG=CoxWL。,(2)衬底和沟道之间的耗尽层电容C2。,(3)多晶硅栅与源、漏之间交叠而形成的电容C3,C4。,(4)源、漏与衬底之间的结电容C5,C6。,MOS管的栅电容及寄生电容(a)构造图；(b)等效电路,对于栅电容C1，随着UGS从负向正变化，其电容的变化规律如图 所示。当UGS为负时，将衬底中的空穴吸引到氧化层界面，我们称此处为“积存区”。随着UGS负压变小，界面空穴密度下降，在氧化层下开头形成耗尽层，器件进入弱反型状态。总电容为Cox与Cdep的串联电容，总电容减小。随着UGS为正且进一步加大超过UTH时，器件进入强反型层状态，导电沟道消逝，Cox根本不变。,MOS,管小信号等效电路,低频小信号模型,依据以上分析，一个衬底假设不和源极短路，则存在体效应。同时考虑沟道调制效应和衬底调制效应(体效应)的低频小信号模型如图 所示。,栅跨导,背栅跨导,式中：,体效应系数；,U,BS,源衬电位差；,2|,F,|,费米能级。,输出电阻,式中：,沟道调制系数；,U,A,厄尔利电压；,I,D,MOS,管工作点电流。,MOS,管的高频小信号等效电路,当频率上升时，电容容抗减小，电容效应将会显露出来。考虑极间电容和寄生电容影响的MOS管高频小信号等效电路如以下图。,