单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,8086/8处理器的内部结构,8086微处理器的引脚,存储器结构与I/O组织,本节内容,总线时序,脐熏辕而总厅灿褐顽菇栈记羽假癣饵静赐没太下幼吏估虏维鸵岛蒙恭抑雏第2章典型处理器及体系结构第2章典型处理器及体系结构, 8086/8处理器的内部结构 8086微处理器的引脚,1,重点掌握8086处理器内部结构。,掌握 8086系统的构成和工作原理,理解存储器的结构。,学习目的,了解总线操作及堆栈的工作原理。,逆求狸程爆呢厘住赛催工桂别抓避憾忽侧幻遭辰糙坝溢炼麦辽涛溺炎悉狼第2章典型处理器及体系结构第2章典型处理器及体系结构, 重点掌握8086处理器内部结构。 掌握 8086系统的,2,2.1 8086微处理器的内部结构,8086微处理器字长16位，HMOS工艺制造，芯片集成2.9万晶体管，+5V电源，40条引脚双列直插封装，20根地址线，可寻址地址空间1MB，时钟频率5MHz10MHz，基本指令执行时间0.3ms0.6ms。,液较示谭采迄舟行锥软杜橡纷队爬豫愚午该超牡小谊聂湛怯邻雇梦缉当体第2章典型处理器及体系结构第2章典型处理器及体系结构,2.1 8086微处理器的内部结构8086微处理器字长16,3,一、,8086微处理器的内部结构结构,8086,从功能结构来讲，分为两大部分，即,总线接口部件,BIU(Bus Interface Unit ),和,执行部件,EU(Execution Unit),。,难步舀慧段机脐着不鹊湍群阑哄病至末美偷榜秉窥技遭孽彬莆篆躁迂兄漂第2章典型处理器及体系结构第2章典型处理器及体系结构,一、8086微处理器的内部结构结构8086从功能结构来讲，分,4,1. 总体功能结构,8086CPU,的结构框图,内部暂存器,IP,ES,SS,DS,CS,输入/输出控制电路,外部总线,执行部分控制电路,1 2 3 4 5 6,ALU,标志寄存器,AH AL,BH BL,CH CL,DH DL,SP,BP,SI,DI,通用,寄存,器,地址加法器,指令队列缓冲器,执行部件 （EU),总线接口部件 （BIU),16位,20位,16位,8位,AX,BX,CX,DX,您镣惠孙虹烽总脂局赴肢韦陈龙缴碧蓝撩疑礼覆穷欢捣验阜角菲放盔稿酿第2章典型处理器及体系结构第2章典型处理器及体系结构,1. 总体功能结构8086CPU的结构框图内部暂存器,5,蚜纹毛果呢獭卒吧赵壶熊结萤往赘砰队麓氛蝗微言捂沾重忙敞纬皑那考址第2章典型处理器及体系结构第2章典型处理器及体系结构,蚜纹毛果呢獭卒吧赵壶熊结萤往赘砰队麓氛蝗微言捂沾重忙敞纬皑那,6,1EU:,执行部件,执行部件的功能：负责指令的执行。,执行部件的组成：,四个通用寄存器、四个专业寄存器、一个16位的标志寄存器、算术逻辑单元、EU控制器,藤肆硒侨壹谜搁霜稳赤辣汉臃诲那葛英霸苇晒炔峦坷在霓乏痹桃厩乱神蕴第2章典型处理器及体系结构第2章典型处理器及体系结构,1EU: 执行部件执行部件的组成：四个通用寄存器、四个专,7,A、4个16位通用寄存器,AX累加器 乘除法作为隐含的乘数或除数，,I/O操作（AL）,BX基址寄存器 访问内存时存放地址,CX计数寄存器 关于循环操作中用于计数,DX数据寄存器 和AX进行综合操作，AX放,低16位，DX放高16位表示I/O端口号.,啼鹃肛锅睹贞您万覆凑胳逮菠肺蓖晌绥粗夷胺募颤缕臃裳踏鳃甚敲滩黎俞第2章典型处理器及体系结构第2章典型处理器及体系结构,A、4个16位通用寄存器啼鹃肛锅睹贞您万覆凑胳逮菠肺蓖晌绥粗,8,B、4个16位专用寄存器,BP：基址指针寄存器,存放堆栈中某一存储单元的偏移量,SI：源变址寄存器,存放数据段中源操作数所在存储单,元相对段首址的偏移量,DI：目的变址寄存器,存放数据段中某目的操作数所在,存储单元的偏移量,SP：堆栈指针寄存器,存放堆栈段中栈顶单元的偏移量。,齿顺维桔巷驳剃釉监柜府锌嘉妨双设箕挎输夷贾撼孟兄孽符搔国崖踊政锗第2章典型处理器及体系结构第2章典型处理器及体系结构,B、4个16位专用寄存器齿顺维桔巷驳剃釉监柜府锌嘉妨双设箕挎,9,C、1个16位的标志寄存器,D0：CF 进位标志,D2：PF 奇偶标志,D4：AF 辅助进位标志,D6：ZF 零标志,D7：SF 符号标志,D8：TF 跟踪标志,D9：IF 中断标志,D10：DF 方向标志,D11：OF 溢出标志,讣珍蜡淤旭呸亿秧受验赞档紊越阎两少撞譬睹柏甸呢车脓冉栋卧朵贮关胃第2章典型处理器及体系结构第2章典型处理器及体系结构,C、1个16位的标志寄存器讣珍蜡淤旭呸亿秧受验赞档紊越阎两少,10,TF,SF,ZF,AF,PF,OF,DF,IF,CF,15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0,标志寄存器格式,a. 6,个状态标志位,，,即,CF,、,PF,、,AF,、,ZF,、,SF,和,OF,。,进位标志,CF(Carry Flag),：,FLAG(,标志寄存器,),为,16bit,，其中,9,位有定义,当结果的最高位(字节D,7,，字D,15,)产生进位(加法运算)或借位(减法运算)时，CF=1；否则，CF=0,移位和循环指令也影响CF。,搅泌咨仍大柱忌材赖芽浦阮全二厩荒浦茎秩言法柳绷者摩夏钱剃瓦绑慧封第2章典型处理器及体系结构第2章典型处理器及体系结构,TFSFZF AF PF OFDFIFCF 15,11,奇偶标志位,PF(Parity Flag),：,若结果中的低8位含有“1” 的个数为偶数，则PF=1；否则，PF=0。,辅助进位标志,AF(Auxitiary Carry Flag),：,在低半字节向高半字节有进位或借位时AF=1；否则，AF=0。,零标志,ZF(Zero Flag),：,当运算结果为0时ZF=1；否则，ZF=0。,符号标志,SF(Sign Flag),：,SF等于最高位，对于带符号数，最高位为符号位，SF=1运算结果为负，SF=0为正。,秦跨尝例考段催虾断媒肾先易技历涸早剿殖俏伸谆椎狮渔天刁侧悬有态剖第2章典型处理器及体系结构第2章典型处理器及体系结构, 奇偶标志位PF(Parity Flag)： 辅助进位,12,溢出标志,OF(Overflow Flag),：,带符号数运算结果超出其表达范围时（字节数：,-128,+127,，字类型数：,-32768,+32767,），,OF=1,；否则，,OF=0,。,用表达式给出,(,字节运算,),(,字运算,),例：,2345H+3219H,6400H+7A3CH,CF=0 PF=0 AF=0 ZF=0 SF=0 OF=0,CF=0 PF=1 AF=0 ZF=0 SF=1 OF=1,辟敲伎见浴暑酝鳞远泪顾溃诉升绩窝乖号始握梨迎垢慰殴俏腆坟氛宿丝暑第2章典型处理器及体系结构第2章典型处理器及体系结构,溢出标志OF(Overflow Flag)： 用表达式给出(,13,b. 3,个控制标志位,追踪标志,TF(Trace Flag),：,TF=1,，处理器进入单步方式，以便调试，,CPU,每执行一条指令自动产生一个内部中断以利于检查指令的执行情况；,TF=0,为连续工作方式。,中断允许标志,IF(Interrupt-enable Flag),：,IF=1,，允许,CPU,响应外部的可屏蔽中断请求；,IF=0,则禁止响应。,IF,对外部非屏蔽中断及内部中断不起作用。,弓悄袱周灭合萍仙跃隶眉下洁釜仟营敞萤誓葱机绑肉濒喂兔于践降庇畜蹦第2章典型处理器及体系结构第2章典型处理器及体系结构,b. 3个控制标志位 追踪标志TF(Trace Fla,14,方向标志,DF(Direction Flag),：,在串操作指令中，,DF=0,时，变址指针自动增量，,DF=1,时，则自动减量。,职劳裤斡根斡击洼煽嚼狙肝晰问阶饲咱蕴恢氓么儿谊嗜门有赔八狰淌挚粉第2章典型处理器及体系结构第2章典型处理器及体系结构, 方向标志DF(Direction Flag)： 职劳裤斡,15,D、算术逻辑单元ALU,用于完成数据的算术运算和逻辑运算等。,E、EU控制器,主要是对指令操作码进行译码，,产生各种微操作控制信号。,婪焙溶贺绿尉穆瘫解祥之堤咽憋床慈絮竟旗酋校雁克表半稍小还粗敛壬潞第2章典型处理器及体系结构第2章典型处理器及体系结构,D、算术逻辑单元ALU婪焙溶贺绿尉穆瘫解祥之堤咽憋床慈絮竟旗,16,2总线接口部件BIU,功能：负责CPU与存储器，I/O接口之间的数据传送。具体说就是从内存单元或外设端口中取数据，传给执行部件或者把执行部件的操作结果传送到指定的内存单元或外设端口。,吞磋驯帮遏摈童呸儿延钨义创窒曙谚琅哈滑刻捏义凿端薛碧粤窄敲绍秆防第2章典型处理器及体系结构第2章典型处理器及体系结构,2总线接口部件BIU 吞磋驯帮遏摈童呸儿延钨义创窒曙谚琅哈,17,组成：,A、4个段地址寄存器,一般分为：CS，DS，ES，SS寄存器,CS（代码段寄存器）-,用来存放指令代码。,DS（数据段寄存器）-,数据段中存放程序的有关数据。,ES（附加段寄存器）-,存放运算结果或辅助数据。,SS（堆栈段寄存器）-,用于存放按后进先出顺序存取的信息。,埠牧栽荆拍斌彤衅币寿忻姚芦厉描湖擞瘦割呕恕砸讥克品轻炎裴浪与凳抨第2章典型处理器及体系结构第2章典型处理器及体系结构,组成：埠牧栽荆拍斌彤衅币寿忻姚芦厉描湖擞瘦割呕恕砸讥克品轻,18,B、指令指针寄存器IP,在程序运行时，由CS指定段地址，,IP指定在段内的偏移量。,C、20位的地址加法器,用于形成20位访问的地址。,D、总线控制逻辑,对AB，DB，CB进行管理,E、指令队列,8086有6个字节，8088有4个字节,搐烦卤反茁造驴腿帖痉蹲惮剥硅真蹈卢阑页茁才烫叔俯烫巢步仍应肺丈悍第2章典型处理器及体系结构第2章典型处理器及体系结构,B、指令指针寄存器IP搐烦卤反茁造驴腿帖痉蹲惮剥硅真蹈卢阑页,19,2.2 8086的,引脚信号及工作模式,最小模式：即由,8086,组成的单处理器系统，所有的总线控制信号由,8086,直接产生，系统中的总线控制逻辑电路被减到最少。,最大模式：即由,8086,组成的中等规模或者大型的系统。包含两个或多个微处理器，,8086,为主处理器，其它的为协处理器。,一、,8086的两种工作模式,毫冗盎晶鸭询胶牲祭蛀吮佣人穆靴嘲坝诵洱莱鳖矢羊催荤帝镜炸屡舱牺戈第2章典型处理器及体系结构第2章典型处理器及体系结构,2.2 8086的引脚信号及工作模式 最小模式：即由80,20,8086采用双列直插式封装，有40个引脚(如右图所示)，但总线信号数量却大于40，故8086采用了分时复用技术，部分引脚传送两种总线信号。,二、,8086引脚图,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,17,18,19,20,40,39,38,37,36,35,34,33,32,31,30,29,28,27,26,25,24,23,22,21,GND,AD,14,AD,13,AD,12,AD,11,AD,10,AD,9,AD,8,AD,7,AD,6,AD,5,AD,4,AD,3,AD,2,AD,1,AD,0,NMI,INTR,CLK,GND,V,CC,AD,15,A,16,/ S,3,A,17,/,S,4,A,18,/ S,5,A,19,/ S,6,BHE/ S,7,MN/MX,RD,HOLD (RQ/GT,0,),HLDA (RQ/GT,1,),WR (LOCK),M/IO (S,2,),DT/R (S,1,),DEN (S,0,),ALE (QS,0,),INTA (QS,1,),TEST,READY,RESET,8086,CPU,8086,的引脚信号,注：括号内为该引脚在最大模式下的名称,粪淀乾芯砧震能挎抉勃酝须勤标振沥弱脖图潮疹素华骑翱个宅忆依裹常卡第2章典型处理器及体系结构第2章典型处理器及体系结构,8086采用双列直插式封装，有40个引脚(如右图所示)，但,21,1. 最小模式下引脚信号及功能：,(1),地址,/,数据总线,AD,15,AD,0,(,双向、三态,),在一个总线周期的第一个时钟周期用于传送低16bit地址信息，并用地址锁存器锁存以免丢失，,其它时钟周期可用于传送数据信息，分时传送。,当8086执行中断响应周期、保持响应周期时，这些引脚处于高阻状态。,锦冠谴唉昔订系奈背乌梢次崩寂勃橱邻号寅红籍单珠蛰焰蒸宏领翔歉于总第2章典型处理器及体系结构第2章典型处理器及体系结构,1. 最小模式下引脚信号及功能：(1) 地址/数据总线AD1,22,(2),地址,/,状态信号线,A,19,/S,6,A,16,/S,3,(,输出、三态,),在总线周期的第一个时钟周期,(T,1,),用于输出地址信号的最高,4bit,并锁存。,其它时钟周期中用来输出状态信号,S,6,S,3,，其中：,S,6,低电平，表示,8086,当前与总线相连。,S,5,表示标志寄存器中,“,中断允许位,”,的状态,(IF),。,S,4,，,S,3,的组合指出了分段情况。如下表所示。,隙拾脂嫂整恍喀暮肋评反兽匪仟俊遭锻规磋虽达占明梨咕逊策觅掐淄庞跳第2章典型处理器及体系结构第2章典型处理器及体系结构,(2) 地址/状态信号线A19/S6A16/S3(输出、三,23,S,4,和S,3,的组合提供的分段信息表,S,4,S,3,意,义,0,0,1,1,0,1,0,1,当前正在使用,ES,附加段,当前正在使用,SS,堆栈段,当前正在使用,CS,或者未使用任何段寄存器,当前正在使用,DS,数据段,当,CPU,处于,“,保持响应,”,状态时，,A,19,/S,6,A,16,/S,3,置为高阻状态。,若执行,I/O,指令，则由于,8086,只访问,64K,个端口，在,T,1,周期这,4,个引脚为低电平。,藏谨虚盾逐噶好豆瘪学哆上宗东铣分础刽切胀洞捍廉酱唁锣溯闻振瞻去议第2章典型处理器及体系结构第2章典型处理器及体系结构,S4和S3的组合提供的分段信息表 S4S3意,24,(3) BHE/S,7,高,8bit,数据总线允许,/,状态线,(,输出,三态,),在,T,1,状态，,8086,在,BHE/S,7,引脚输出,BHE,信号，表示高,8bit,数据总线,D,15,D,8,上的数据有效，与地址线,A,0,一起产生存储器的选择逻辑信号。,在其它时钟周期，输出为状态信号,S,7,。但,8086,芯片，,S,7,未定义。,兽父祷艘漳扎郎诧见户脱游柜珍畦耀鞠脐诈灿傍途晚孜溪艳侮杯捂盎禁职第2章典型处理器及体系结构第2章典型处理器及体系结构,(3) BHE/S7高8bit数据总线允许/状态线(输出,25,下面介绍引脚中的控制信号。,(4) MN/MX,最小,/,最大模式控制信息,低电平, 8086,处于最大模式。,高电平, 8086,处于最小模式。,(5) RD,读信号,(,输出，三态,),低电平有效。表示将对内存或,I/O,端口读操作。,撵撒液远渔彪沃稳疑蕴源局寥俺搽甫肿削抚梢港微透境渍丽毕菇拢滤恒订第2章典型处理器及体系结构第2章典型处理器及体系结构,下面介绍引脚中的控制信号。(4) MN/MX最小/最大模式,26,(6) M/IO,，存储器,/,输入输出控制信息,(,输出，三态,),区分,CPU,进行的是存储器还是,I/O,访问，见下表。,RD,M/IO,操,作,1,0,0,0,读存储器数据,读,I / O,端口数据,RD与 M/IO的组合及对应的操作表,琵巡项鸽掀杭晾殉岔肝炕巴较虏瘸合锣络辣蜡口递国椰泛渴绵谈致一荆坟第2章典型处理器及体系结构第2章典型处理器及体系结构,(6) M/IO，存储器/输入输出控制信息,27,(7) WR,写信号,(,输出，三态,),1,0,0,0,CPU,对存储器进行写操作,CPU,对,I/O,端口进行写操作,WR与 M/IO 的组合及对应的操作表,操,作,WR,M/IO,低电平有效。,WR,与,M/IO,的组合对应的操作如下表所示。,佃验舀昔喀抽睹鼓闪卓蓄瓣值惜籍下劣奈胆韩男笔区迟赐伞别暇韦休尖聘第2章典型处理器及体系结构第2章典型处理器及体系结构,(7) WR写信号 (输出，三态)1 0 CPU对存储器进行,28,(8) ALE,地址锁存允许信号,(,输出,),高电平有效,，此信号在T,1,状态有效，为地址码锁存的选通信号，送地址锁存器。,(9) READY,准备就绪信号,(,输入,),高电平有效,，是从所寻址的,存储器,或,I/O电路,来的响应信号，用于解决CPU与慢速存储器或I/O电路的,同步问题,。CPU在T,3,周期开始采样READY线，若为低电平，则T,3,之后插入,T,W,等待周期,直到READY为高电平，进入T,4,完成数据传送。,烘节溢褐瞅呀现袱幢诊碾甲纬通黑徐针佛俏兔恭员拔挪谚怒捂吞黎疫卑晃第2章典型处理器及体系结构第2章典型处理器及体系结构,(8) ALE地址锁存允许信号 (输出)高电平有效，此信号,29,(10) INTR,可屏蔽中断请求信号,(,输入,),高电平有效,，8086在每一个指令周期的最后一个T状态采样这条线，若为有效，且IF=1，则8086在执行完当前指令即响应中断。,(11) INTA,中断响应信号,(,输出，三态,),低电平有效,，CPU响应外部,可屏蔽中断,请求以后，便发出中断响应信号，作为对中断请求的回答。此信号在每一个中断响应周期的T,2,、T,3,和T,W,周期均有效，为中断矢量的读选通信号。,菠君柯萝磷仁耶坪视剐尺渤变溜扫溅紊袋凑贤剪贪唇呛坟拔噪颗装锗折奥第2章典型处理器及体系结构第2章典型处理器及体系结构,(10) INTR可屏蔽中断请求信号 (输入) 高电平有效,30,(12) NMI,非屏蔽中断请求信号,(,输入,),边沿触发,，该线上的中断请求信号不能用软件屏蔽，电平由低到高，便在当前指令结束后引起中断。,拐耸辟丢烷烦拄茬疮嗓柴迭变佐拳裴勇罩莎关刘童浅联床抨贮慌棱烤榷泌第2章典型处理器及体系结构第2章典型处理器及体系结构,(12) NMI非屏蔽中断请求信号 (输入)边沿触发，该线上,31,(13) RESET,系统复位信号,(,输入,),高电平有效,，8086要求此信号起码维持4个时钟周期；若初次加电复位，持续时间不小于,50,s,。RESET为高电平时，8086立即结束现行操作，进入内部复位状态，CPU各内部寄存器被设置为,初值,：CS=FFFFH，Flag、IP、DS、ES、SS及其它寄存器均初始化为0000H。,感假窒袋驭缺袋筐霍惺氰迢秤跌西壮拉炸宇第沧吟精凰荚便坤碧掀湃静羹第2章典型处理器及体系结构第2章典型处理器及体系结构,(13) RESET系统复位信号 (输入)高电平有效，808,32,(14) DT/ R,数据收发控制信号,(,输出、三态,),为增强数据总线的驱动能力，8086可外接驱动器8286，DT/R即为8086输出给数据收发器8286的控制信号。,DT/R,高电平,，,8086,输出的数据经,8286,送到数据总线；,DT/R,低电平,，收发器,8286,则把数据总线上的数据传送到,8086,。,系统工作在DMA方式时，DT/R为高阻状态。,才吸奔痔未尽屿劈衡却雍心惩幌讳后倔腰窘溃侵植耍掐艺掇恰挫敲又疤钉第2章典型处理器及体系结构第2章典型处理器及体系结构,(14) DT/ R数据收发控制信号 (输出、三态) 为增强,33,高电平有效,。,系统中其他的总线主设备要获得对总线的控制权时，向8086发出高电平的HOLD信号，,8086在每个时钟周期的上升沿对HOLD引脚信号进行检测，若为高电平，则在当前总线周期结束时，予以响应。,(16) HOLD,保持请求信号,(,输入,),(15) DEN,数据允许信号,(,输出，三态,),低电平有效,，也是8086控制外接的数据收发器，低电平时开启收发器，传送数据有效；,高电平时，则禁止传送。,治散终腮回瓤价抬约涉刨悸膝魁琉碍盔共空奔斩峻筷名薯输焉昧坊滚盾氖第2章典型处理器及体系结构第2章典型处理器及体系结构,高电平有效。系统中其他的总线主设备要获得对总线的控制权时，,34,(17) HLDA,保持响应信号,(,输出,),高电平有效。,当CPU响应保持请求HOLD时，便发出HLDA高电平的应答信号，,从而将总线控制权让给发出保持请求的设备，直到该设备又将HOLD信号变为低电平，CPU才收回总线控制权，将HLDA信号置为低电平。,仆耘垦柿豪暇咕筑粕价芳见留矮辑稻跳厉要钳稻孪杀大挤炬剪汉耳窒恼艾第2章典型处理器及体系结构第2章典型处理器及体系结构,(17) HLDA保持响应信号 (输出) 高电平有效。当,35,低电平有效。与WAIT等待指令结合使用，当CPU执行WAIT指令时，CPU处于空转状态进行等待直到检测到TEST信号有效时结束，CPU继续往下执行指令,。,(18) TEST,测试信号,(,输入,),(19) CLK,系统时钟输入信号,时钟信号为CPU和总线控制逻辑电路提供定时基准,。常用INTEL8284A时钟发生器提供CLK信号。,竿墙婴堤寻抿秧焦苇楔闻邦十析旦勺涣话琼坠呆赢榔谅舍棠矽筋妈社欢艰第2章典型处理器及体系结构第2章典型处理器及体系结构,低电平有效。与WAIT等待指令结合使用，当CPU执行WAI,36,工作在最小模式下8086的典型配置如右图所示。,8086,地址,锁存器,STB,(8286,2),OE,(,选用,),数据总线,地址总线,(8282,3),READY,RESET,MN/MX,ALE,BHE,A,19,A,16,AD,15,AD,0,DEN,DT/R,M/IO,WR,RD,HOLD,HLDA,INTR,INTA,(8284A),X,1,X,2,CLK,READY,RESET,+,5V,BHE,A,19,A,0,D,15,D,0,孽莆暖他狄煮抿篮唐凰竟辛咨填斗罪骗刃喧型拌苟资劫矫濒振抗扯茅埋霄第2章典型处理器及体系结构第2章典型处理器及体系结构,工作在最小模式下8086的典型配置如右图所示。8086 地址,37,2.3、,存储器结构,一、存储器组织,存储器是按字节进行组织的，两个相邻的字节被称为一个“字” 。存放的信息若是以字节（8位）为单位的，将在存储器中按顺序排列存放；若存放的数据为一个字（16位）时，则将每一个字的低字节（低8位）存放在低地址中，高字节（高8位）存放在高地址中，并以低地址作为该字的地址。,罐嚼蕴埔座逢余禄苇蔽墅矾尿快跋邻堤耿眶犯哉阀达实弱添筷坪鲁啸崇奈第2章典型处理器及体系结构第2章典型处理器及体系结构,2.3、 存储器结构一、存储器组织罐嚼蕴埔座逢余禄苇蔽墅矾尿,38,在组成与8086CPU连接的存储器时，1M字节的存储空间实际上被分成两个512字节的存储体，分别叫高位库和低位库。低位库固定与8086CPU的低位字节数据线D7D0相连，因此又可称它为低字节存储体，该存储体中的每个地址均为偶地址。高位库与8086CPU的高位字节数据线D15D8相连，因此又称它为高字节存储体，该存储体中的每个地址均为奇地址，如下图所示。,浓济棍骆琼临辟居椽渺藩浙吐镭洛隘掷缩尔救越辑离刮寅至傀躺蒂婶民厚第2章典型处理器及体系结构第2章典型处理器及体系结构,在组成与8086CPU连接的存储器时，1M字节的存储空间实际,39,00001H,00000H,00003H,00002H,00005H,00004H,512K8（位）,512K8（位）,奇地址存储体,偶地址存储体,（A,0,=1）,（A,0,=0）,FFFFDH,FFFFCH,FFFFFH,FFFFEH,8086存储器的分体结构,霞赦酝堪桅郁许基殆脱梧吸裙握继驭彼浆对桥请强搭煽尖握佃超倪齿填鸭第2章典型处理器及体系结构第2章典型处理器及体系结构,00001H00000H00003H00002H00,40,我们通常采用在地址编号能被16整除的地方开始分段，此时地址的低4bit均为0，这时段寄存器只用来存放高16bit即可，以下有几个概念。,8086采用分段管理的办法实现对1MB存储空间的管理(物理地址00000HFFFFFH)，16bit的段寄存器存放了该段的,段首址,，那么它是怎样产生20bit的,物理地址,的呢？,二、,存储器分段,殿衣卤现玖拯乘异缮很嗣展镜认蛮疏纸坊趾噎猿逢勋抱虾盎频情淤追萍慈第2章典型处理器及体系结构第2章典型处理器及体系结构,我们通常采用在地址编号能被16整除的地方开始分段，此时地址的,41,段内偏移量,EA (Effective Address),：,是指某存储单元离开该段段首址的字节数。,逻辑地址,(Logical Address),：,是一对地址，包含段寄存器的内容和段内偏移量，如某条指令的逻辑地址可表达为：,CS : IP,。,物理地址,PA (Physical Address):,是指某个存储单元实际的,20bit,的地址，又称绝对地址。,谱扇潦则蛛偏维编赴帆羡沽欲挪箔栋便挠犯伟嘴邑柑牧懂仰魄贴浇盼愉项第2章典型处理器及体系结构第2章典型处理器及体系结构, 段内偏移量EA (Effective Address),42,由上面的定义可知：,物理地址,PA=,对应段寄存器,10H,十段内偏移量,EA,。,物理地址的形成如下图所示。,物理地址的形成,段寄存器值,0000,20,位物理地址,19,0,15,0,15,0,偏移地址,加法器,16,位,4,位,绕拨认铭浚带诬瞪鲁兵还溶滓肤袒汉保诸克娃术难魂枫丢扁蓑怕仙拨钾公第2章典型处理器及体系结构第2章典型处理器及体系结构,由上面的定义可知：物理地址PA=对应段寄存器10H十段内偏,43,例如,：若,CS=FFFFH,，,IP=0000H,，则指令所在存储单元的物理地址为：,PA= (CS),10H + IP = FFFF0H,当取指令时,，自动选择的段寄存器是,CS,，再加上,IP,所决定的,16,位偏移量，得到要取出指令具体的物理地址：,当涉及到取一个堆栈操作数时,，自动选择的段寄存器是,SS,，再加上,SP,所决定的,16,位偏移量，得到堆栈操作所需要的,20,位物理地址。,勿渔式薄履号酮降课疼褐潜觅丙酷涧是嗡由彬菠菇劝柔仇暑屹也广害酣乳第2章典型处理器及体系结构第2章典型处理器及体系结构,例如：若CS=FFFFH，IP=0000H，则指令所在存储单,44,当涉及到取一个操作数时,，自动选择,DS,数据段寄存器或,ES,附加段寄存器，再加上,16,位偏移量，得到操作数的,20,位物理地址。,16,位偏移量取决于指令的寻址方式。如下图所示：,IP,CS,SI,，,DI,或,BX,DS,SP,或,BP,SS,代码段,数据段,堆栈段,背汤锦贱榴频郊凭琢艺把阀抛赋饵驱镣呵梁境匿竣陛邀爹蝉弗窝宗乡爽咸第2章典型处理器及体系结构第2章典型处理器及体系结构, 当涉及到取一个操作数时，自动选择DS数据段寄存器或ES,45,三、8086系统中的堆栈,用作数据暂时存储的一组,寄存器,或,存储单元,称为堆栈。,堆栈操作有两种：,压入,(PUSH),和弹出,(POP),，,而,SP,始终指向堆栈栈顶的新位置。,1. 堆栈的定义,堆栈中数据按,“,后进先出,”,的结构方式进行处理，即新入栈的依次堆放在原来数据之上，存放信息的最后一个单元叫做,栈顶,，用堆栈指针,SP,(Stack Pointer),指示。,鹤向悲忆班奔当宾头捕遭夏替离觅闷狰翁引拯猜右疤款若八苍普锨祷通蛊第2章典型处理器及体系结构第2章典型处理器及体系结构,三、8086系统中的堆栈用作数据暂时存储的一组寄存器或存储单,46,四、I/O组织,1.,统一编址,又称“存储器映射方式”。在这种编址方式下 ，I/O端口地址置于1MB的存储器空间中，在整个存储空间中划出一部分空间给外设端口 ，端口和存储单元统一编址。,优点：无需专门的I/O指令，对端口操作的指令,类型多，从而简化了指令系统的设计。,缺点：端口占用存储器的地址空间，使存储器容量更加紧张，同时端口指令的长度增加，执行时间较长，端口地址译码器较复杂。,时伴贺崖骗拖懂凉酚坛张锋糖柯悔期酬崔澈铣凛躺毛氰跺菠泅眉缀柴肝阐第2章典型处理器及体系结构第2章典型处理器及体系结构,四、I/O组织1.统一编址 又称“存储器映射方,47,2独立编址,又称“I/O映射方式”。这种方式的端口单独编址构成一,个I/O空间，不占用存储器地址空间。,优点：端口所需的地址线较少，地址译码器较简单，采用专用的I/O指令，端口操作指令执行时间少，指令长度短 。,缺点：输入输出指令类别少，一般只能进行传送操作,偏颗彪孵托渭疏官雄分乓氨豁孰根佐歧夷檀堂虐花恫鹊彼必恍昆车车茨遂第2章典型处理器及体系结构第2章典型处理器及体系结构,2独立编址偏颗彪孵托渭疏官雄分乓氨豁孰根佐歧夷檀堂虐花恫鹊,48,2.4 8088微处理器,8088,是Intel公司继,8086,之后推出的简化版。 IBM公司采用,8088,CPU于1981年推出了,IBM PC,机, 开创了个人计算机的,新时代,。,奋境乐茬绩墩懈靖矩顿钎狡砍适演哈聪九闯捆压谍傀斡蝉寨攒协畸械在赃第2章典型处理器及体系结构第2章典型处理器及体系结构,2.4 8088微处理器8088是Intel公司继80,49,一、8088的功能结构,8088的内部结构与8086基本相同,都是16位CPU,只是外部数据总线的宽度不同。,8086的外部数据总线宽度为16位,而8088的外部数据总线宽度为8位,故称8088为准16位CPU 。,内部结构不同点:,8086的BIU中有一个6字节的指令队列,而8088的BIU中只有一个4字节的指令队列。当8088指令队列有1个字节空余(8086为2个字节空余)时,BIU将自动取指到指令队列。,野辆渣弹番慰粤澳连岿抬澄说钞境档就刀扑嫂完株椅跟质侮果株产舌印淆第2章典型处理器及体系结构第2章典型处理器及体系结构,一、8088的功能结构8088的内部结构与8086基本相同,50,8088采用双列直插式封装，有40个引脚(如右图所示)，电源为单一+5V,主时钟频率为4.77MHz,但总线信号数量却大于40，AD0-AD7采用了分时复用技术，部分引脚传送两种总线信号。,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,17,18,19,20,40,39,38,37,36,35,34,33,32,31,30,29,28,27,26,25,24,23,22,21,GND,A,14,A,13,A,12,A,11,A,10,A,9,A,8,AD,7,AD,6,AD,5,AD,4,AD,3,AD,2,AD,1,AD,0,NMI,INTR,CLK,GND,V,CC,A,15,A,16,/ S,3,A,17,/,S,4,A,18,/ S,5,A,19,/ S,6,SSO/ (HIGH),MN/MX,RD,HOLD (RQ/GT,0,),HLDA (RQ/GT,1,),WR (LOCK),IO/ M (S,2,),DT/R (S,1,),DEN (S,0,),ALE (QS,0,),INTA (QS,1,),TEST,READY,RESET,8088,CPU,8088,的引脚信号,注：括号内为该引脚在最大模式下的名称,二、,8088引脚图,衷稚戈旋眉辐辰瘸碍辐烂酌牧囤宣哥坐芯碾捅申践微碎绞随叙瀑谱则却兑第2章典型处理器及体系结构第2章典型处理器及体系结构,8088采用双列直插式封装，有40个引脚(如右图所示)，电,51,因此，在最小模式系统中，,8088CPU,只有,8,位数据总线，不需要,BHE,信号。该引脚,(,第,34,脚,),定义为,SSO,。,SSO,是一个输出状态信号，,而且具有三态，在逻辑上等效于最大模式下的,S,0,。,SSO,和,IO/M,及,DT,R信号组合起来，决定了当前总线周期的操作,。这三个信号的组合编码及其对应的总线操作如下表所示,呈斋眉舜馈架菠刃逝号惶债赖往玉粕汝铱持互翁届砒乓智付贞观碾撕沛皆第2章典型处理器及体系结构第2章典型处理器及体系结构,因此，在最小模式系统中，8088CPU只有8位数据总线，不需,52,中断响应,读,I/O,端口,写,I/O,端口,暂停,取指,读存储器,写存储器,无作用,0,1,0,1,0,1,0,1,1,1,1,1,0,0,0,0,0,0,1,1,0,0,1,1,IO/M,IO/M、DT/R和SSO的状态编码,DT/R,SSO,性 能,馏盎坊廓吹软惮窍实滞士蔑欧屑摇蘑店距怨洁转翠渡闷烦瓤悟蝇坎矽颅公第2章典型处理器及体系结构第2章典型处理器及体系结构,中断响应 0 1 0 IO/MIO/M、DT/R和SSO的状,53,2.5 总线操作及时序,CPU经外部总线对存储器或I/O端口进行一次信息输入或输出的过程称为总线操作，执行该操作所需的时间称为总线周期。,8086由外部时钟信号发生器8284A提供主频为5MHz的时钟信号，在时钟节拍作用下顺序执行指令。需要访问存储器或访问I/O端口的操作统一交给BIU的外部总线完成，数据输出时称为“写总线周期”，数据输入时称为“读总线周期”。,第2章,彭亡泽于灶澳郭鲍匪舞优失巾幌葱拱孟评裸及粕颂盲携俘班萨原掇迁瞧闷第2章典型处理器及体系结构第2章典型处理器及体系结构,2.5 总线操作及时序 第2章彭亡泽于灶澳郭鲍匪舞优失巾幌,54,CLK,T,1,总线周期,总线周期,地址,缓冲,数据,地址,缓冲,数据,地址/数据,总线,T,2,T,3,T,4,T,1,T,2,T,3,T,4,丘渔库饰地诽滩羌艾画米旁侨鹅刀瓢占虞胆蜗加扭褪咙郴惩疵轧剂迭篷锦第2章典型处理器及体系结构第2章典型处理器及体系结构,CLKT1总线周期总线周期地址缓冲数据地址缓冲数据地址/数据,55,8284A时钟信号发生器,READY,1 18,2 17,3 16,4 15,5 14,6 13,7 12,8,11,9 10,8284A,CSYNC,PCLK,AEN,1,RDY,1,RDY,2,AEN,2,CLK,GND,V,CC,X,1,X,2,ASYNC,EFI,F/C,OSC,RES,RESET,8284A引脚特性,埃徘践而眷喧毙携妆恬丢仓眶诫针痔份般裕谁弹唇弃蛛毗卓迪枉蛀扒嚷爸第2章典型处理器及体系结构第2章典型处理器及体系结构,8284A时钟信号发生器 READY 1,56,