单击此处编辑母版标题样式,*,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,上海交通大学电工及电子技术实验中心,可编程器件与电子设计自动化,EDA,经历了,几,几次大,的,的进步,70年,代,代，,EDA,工具供,应,应商只,有,有几家,，,，产品,几,几乎全,部,部面向,LSI,或,PCB,布线设,计,计。例,如,如，现,在,在常用,的,的,TANGO,软件就,属,属于,PCB,布线软,件,件。这,一,一时期,的,的,EDA,一般称,为,为电路,CAD,（,（,计算机,辅,辅助设,计,计）。,EDA,经历了,几,几次大,的,的进步,80年,代,代，开,始,始供应,带,带电路,图,图编辑,工,工具和,逻,逻辑模,拟,拟工具,的,的,EDA,软件，,这,这个时,期,期的,EDA,是以数,字,字电路,分,分析工,具,具为代,表,表，主,要,要解决,电,电路设,计,计没有,完,完成之,前,前的功,能,能检验,问,问题。,EDA,经历了,几,几次大,的,的进步,进入90年代,，,，乃至,目,目前使,用,用的,EDA,软件是,第,第三代,EDA,软件。,以,以逻辑,综,综合、,硬,硬件行,为,为仿真,、,、参数,分,分析和,测,测试为,重,重点。,设,设计工,具,具门类,齐,齐全，,能,能够提,供,供系统,设,设计需,要,要的全,部,部工具,，,，如描,述,述设计,意,意图的,设,设计输,入,入工具,、,、具有,逻,逻辑综,合,合和设,计,计优化,能,能力的,设,设计工,具,具以及,验,验证设,计,计和评,估,估性能,的,的仿真,工,工具，,能,能够在,系,系统级,、,、电路,级,级和,RTL,及门级,进,进行设,计,计描述,、,、综合,和,和仿真,。,。,电子线,路,路计算,机,机辅助,设,设计（,CAD,）,）,与电子,设,设计自,动,动化（,EDA,）,）,CAD,：,：ComputerAidedDesignEDA：Electronic DesignAutomation,可编程,器,器件,基于芯,片,片的设,计,计方法,以计算,机,机为操,作,作平台,EDA,软件工,具,具,传统数,字,字电路,设,设计方,法,法,确定目,标,标,设计电,路,路原理,图,图,考,考虑,因,因素：,设,设计者,经,经验（,直,直接设,计,计、利,用,用真值,表,表、现,有,有的电,路,路模块,）,）、可,获,获得的,元,元器件,、,、尽可,能,能少地,使,使用元,件,件、制,图,图规范,，,，美观,（,（用,电,电路图,设,设计软,件,件，如,PROTEL,、,、ORCAD,、,、PSPICE,等).,传统数,字,字电路,设,设计方,法,法,审核、,修,修改电,路,路原理,图,图（,电,电路仿,真,真软件,，,，,WORKBENCH,等）,设计、,制,制作印,刷,刷电路,板,板,（,（利用,相,相应的,软,软件完,成,成从原,理,理图到,印,印刷板,的,的自动,或,或半自,动,动布线,）,）,购置元,器,器件、,焊,焊接、,调,调试,调,调试中,发,发现问,题,题，重,复,复步骤,3-5,三人表,决,决器电,路,路,真值表,ABCF,0000,0010,0100,0111,1000,1011,1101,1111,F=AB+BC+CA,可编程,ASIC,器件（,PLD,）,）,电路主,体,体是“,与,与阵列,”,”和“,或,或阵列,”,”,可以直,接,接输出,，,，也可,通,通过寄,存,存器方,式,式,按可编,程,程的部,位,位分类,CPLD,（Altera,公司为,代,代表）,复杂可,编,编程逻,辑,辑器件,（,Complex ProgrammableLogical,Devices),一,个,CPLD,含有多,个,个逻辑,元,元件块,（,（,PLD,）,）,每个逻,辑,辑块间,的,的接线,是,是可编,程,程的,运行速,度,度比,FPGA,快,功耗较,大,大,CPLD,结 构,方,方,框,框 图,FPGA（Xilinx,公司为,代,代表）,现场可,编,编程门,阵,阵列,（,FieldProgrammableGateArray),逻辑功,能,能块粒,度,度小,类似门,阵,阵列的,连,连线通,道,道和逻,辑,辑功能,块,块结,构,逻辑元,件,件使用,率,率高,寄存器,较,较多,可编程,ASIC,器件的,编,编程元,件,件,熔丝型,开,开关,浮栅编,程,程技术,基于,SRAM,的编程,元,元件,熔丝型,开,开关,只允许,对,对器件,编,编程一,次,次,编,程,程后不,能,能修改.,集成度,、,、工作,频,频率和,可,可靠性,很,很高.,适用于,电,电磁辐,射,射干扰,强,强的恶,劣,劣环境.,浮栅编,程,程技术,基于,2,ROM,存储器,的,的可编,程,程器件,能,能够重,复,复编程,100,次以上,系统掉,电,电后编,程,程信息,也,也不会,丢,丢失,可用在,系,系统编,程,程的方,法,法,可设置,加,加密位,、,、节能,方,方式等,工,工作条,件,件,基于,SRAM,的编程,元,元件,编程数,据,据存储,于,于器件,的,的,RAM,区中,掉电时,RAM,中数据会丢,失,失,编程数据平,时,时存储在,EPROM,、,磁盘中,系统加电时,将,将这些编程,数,数据即时写,入,入可编程器,件,件的,RAM,中,电路原理图,输,输入方式与,下,下载,与传统的设,计,计方法相近,，,，电子工程,师,师容易接受,简捷、直观,设计者需要,熟,熟悉元器件,功,功能,适合于用中,规,规模通用模,块,块来设计电,路,路,对于复杂电,路,路的设计，,十,十分困难甚,至,至难以实现,硬件描述语,言,言（,HDL、VHDL、ABEL,等）输入方,式,式,与传统的设,计,计思考方式,完,完全不同的,崭,崭新思维方,式,式,类似高级程,序,序语言,设计较少依,赖,赖对元器件,的,的熟悉程度,容易进行复,杂,杂电路的设,计,计,(适合某些,不,不通用的控,制,制器电路),逻辑电路的,语,语言描述,HDL(Hardware DescriptionLanguage),硬件描述语,言,言,AHDL(Altera HardwareDescription Language),ABEL-HDL,VHDL,EPM7128S,管脚示意图,在系统编程,芯,芯片,EPM7128S-15,基,本,本 结,构,构,低密度、高,性,性能,CMOS,可编程逻辑,器,器件之一。,84脚的,PLCC,封装。,4个直接输,入,入2，1，84，83,和,和64个,I/O,引脚。（,I/O,引脚既可作,为,为输出、又,可,可作为输入,）,）,TMS、TDI、TDO、TCK,是在系统编,程,程信号，在,系,系统编程之,后,后，四个信,号,号不可作为,I/O,引脚。,8,个相似的逻,辑,辑阵列块,LAB（LogicArray,Block)。,每个,LAB,有16个宏,单,单元(,Macrocell）,2个独立的,全,全局时钟和,一,一个全局清,除,除.每个宏,单元有一个,寄,寄存器。,一个可编程,连,连线阵列（,PLA）.,多个输入/,输,输出控制块,（,（,I/O Block）.,JDEE-7,在系统可编,程,程器件实验,箱,箱 面,板,板,图,图,JDEE-7,在系统可编,程,程器件实验,板,板,注 意,事,事 项,