单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,#,元件堆叠装配（PoP，Package on Package）的贴 装与返修技术介绍,CHIVA-SMT,元件堆叠装配（PoP，Package on Package,1,元件堆叠装配技术（PoP）,随着移动多媒体产品的普及和对更高数字信号处理、具有更高存储容量和灵活性的需求，元件堆叠装配(,PoP,Package on Package)技术的应用正在快速增长。,在集成复杂逻辑和存储器件方面，PoP是一种新兴的、成本最低的3D封装解决方案。通过堆叠实现,小型化、多功能,。,元件堆叠装配技术（PoP）随着移动多媒体产品的普及和对更,2,3D系统级封装SIP（Systems In Package）与PoP（Package on Package）技术比较,SIP是在封装内部堆叠的，其堆叠工艺很复杂，难度相当大,目前流行的POP是一种新兴的、成本最低的堆叠封装解决方案,3D系统级封装SIP（Systems In Package,3,PoP（,Package on Package）,PoP在底部器件上面堆叠装配器件,逻辑+存储通常为2到4层,存储型PoP可达8层,目前，POP封装堆叠技术在新一代,3G手机,、DVD、PDA中已经有了越来越多的应用。,PoP（Package on Package）PoP在底,4,PoP,技术应用的例子,PoP技术应用的例子,5,1PiP和POP的区别,2POP组装技术,（1）POP贴装工艺过程,顶部元件助焊剂或焊膏量的控制,；,贴装过程中基准点的选择和压力（,Z,轴高度）的控制,底部元件锡膏印刷工艺的控制,回流焊接工艺的控制,回流焊接后的检查,（2）POP装配工艺的关注点,POP返修技术,内容,1PiP和POP的区别内容,6,1PiP,（Package in Package Stacking）与,POP,（Package On Package）,的区别,PiP是指器件内置器件，封装内芯片通过金线键合堆叠到基板上，再将两块基板键合起来，然后整个封装成一个器件。,PiP封装的外形高度比较低，可以用普通的SMT工艺组装，但器件的成本高，而且器件只能由设计服务公司决定，没有终端使用者选择的自由。,POP是指在底部器件上再放置器件,POP堆叠的高度比PIP高一些，但组装前各个器件可以单个测试，保障了更高的良品率，总的组装成本可降到最低，器件的组合可以由终端使用者自由选择。,1PiP（Package in Package Stac,7,JEDEC JC-11 PoP机械结构标准,JEDEC JC-11 PoP机械结构标准,8,底部PoP器件内部结构尺寸,底部PoP器件内部结构尺寸,9,PoP器件一般采用标准精细间距BGA(FBGA)或SCSP封装,图中：,A 通过减薄工艺使,裸片厚度,降到100,50m,B低,环线的高度,：75m,C,衬底基板厚度和层数,是影响最终堆叠厚度、布线密度和堆叠扭曲控制的关键因素。目前带盲孔和埋孔的四层,基板,厚度100m，树脂涂覆金属箔外层40m，四层总高300m,D尽量减少,环线的数量,和高度，为了保证,环,线和封装外壳之间足够的间隙，模塑高度一般采用(0.27,0.35mm),PoP器件一般采用标准精细间距BGA(FBGA)或SCSP封,10,底部PSvfBGA 典型外形结构尺寸,外形尺寸：10,15mm,焊盘间距：0.65mm，,焊球间距：0.5mm(0.4mm),基板材料：FR-5,焊球材料：63Sn37Pb/Pb-free,底部PSvfBGA 典型外形结构尺寸外形尺寸：10 15,11,顶部SCSP 典型外形结构尺寸,外形尺寸：4,21mm,底部球间距：0.4,0.8mm,基板材料：Polyimide（聚合树脂）,焊球材料：63Sn37Pb/Pb-free,球径：0.25,0.46mm,顶部SCSP 典型外形结构尺寸外形尺寸：4 21mm,12,PoP,器件的外形封装结构（举例）,底面 顶面(有Mark),PoP器件的外形封装结构（举例）底面,13,元件堆叠装配技术（PoP）,JEDEC JC-11对PoP设计和机械结构的标准化以及JEDEC JC-63对顶层存储器件引脚输出的标准化工作正在进行中,元件堆叠装配技术（PoP）JEDEC JC-11对PoP,14,PCB焊盘设计（举例）Univos(Universal)demo PCB,PCB焊盘设计（举例）Univos(Universal),15,SMD与NSMD焊盘设计,SMD NSMD,SMD(soldermask defined),NSMD,non-soldermask defined）,SMD与NSMD焊盘设计,16,2POP组装技术,2POP组装技术,17,PoP典型的SMT工艺流程,1.非PoP面元件组装(印刷、贴片、回流和检查),2.PoP面锡膏印刷 3.底部器件和其它器件贴装 4.顶部器件蘸取助焊剂或锡膏 5.顶部元件堆叠贴装 6.回流焊接及检测,PoP典型的SMT工艺流程 1.非PoP面元件组装(印,18,PoP,面堆叠贴片（装配）工艺,以三层堆叠的ASIC+存储器为例：,该堆叠最底层是ASIC（特殊用途的IC），在ASIC上面堆叠2层存储器,ASIC+存储器,POP堆叠贴片过程,PoP面堆叠贴片（装配）工艺ASIC+存储器POP堆叠,19,PoP,面,贴装工艺过程,底部器件（第一层）在PCB上印刷焊膏贴装,顶部器件（第二层、第三层）浸蘸膏状助焊剂（或焊膏）堆叠在贴装好的器件上面,将助焊剂或焊膏刮平 浸蘸膏状助焊剂或焊膏 蘸取1/2焊球直径高度,PoP面贴装工艺过程 底部器件（第一层）在PCB上印刷焊膏,20,PoP装配工艺的关注点,顶部元件助焊剂或锡膏量的控制,贴装过程中基准点的选择和压力的控制,底部元件锡膏印刷工艺的控制 回流焊接工艺的控制 回流焊接后的检查 可靠性(是否需要底部填充),PoP装配工艺的关注点 顶部元件助焊剂或锡膏量的,21,顶部元件助焊剂或焊膏量的控制,顶部器件浸蘸助焊剂或焊膏的厚度需要根据顶部器件的焊球尺寸来确定，一般要求蘸取1/2焊球直径的高度,要求保证适当的而且稳定均匀的厚度,长条形助焊剂浸蘸槽 四个吸嘴同时浸蘸助焊剂 蘸取1/2焊球直径高度,顶部元件助焊剂或焊膏量的控制 顶部器件浸蘸助焊剂或焊膏的,22,顶部元件浸蘸助焊剂还是焊膏的考虑,浸蘸焊膏可以一定程度的补偿元件的翘曲变形，同时焊接完后元件离板高度(Standoff)稍高，对于可靠性有一定的帮助，但浸蘸焊膏会加剧元件焊球本来存在的大小差异,可能导致焊点开路。,另外，需要考虑优先选择低残留免清洗助焊剂或焊膏，如果需要底部填充工艺的话，必须考虑助焊剂（或焊膏）与阻焊膜及底部填充材料的兼容性问题。,顶部元件浸蘸助焊剂还是焊膏的考虑浸蘸焊膏可以一定程度的补偿元,23,顶部元件浸蘸助焊剂还是焊膏的讨论,选择什么样的flux非常重要，纯的膏状flux还是,带有金属成分的paste flux,？,最初大多采用纯的膏状flux,由于金属成分，可以弥补因为元件变形产生的缝隙，因此越来越,被较多的公司采用，例如pana公司采用Sn/Ag合金，而且不是球状的颗粒；其他公司都采用SnAgCu合金。,顶部元件浸蘸助焊剂还是焊膏的讨论选择什么样的flux非常重要,24,贴装过程中基准点的选择和压力的控制,贴装第一层ASIC时采用PCB上的局部Mark进行基准校准的。,由于堆叠器件时不在同一个平面，,贴装堆叠器件时必须利用底部器件上表面的,Mark进行基准校准，,这样才能保证贴装精度。,PoP贴装机的贴装头应配置,Z,轴高度传感器，,浸蘸助焊剂及贴装过程中需要较低的贴装压力，过高的压力会使底层元件的锡膏压塌，造成短路和锡珠，压力不平衡还会导致器件倒塌,。,多层堆叠贴装后在传送过程中要求传输轨道运转更加平稳，机器设备之间的轨道接口要顺畅，避免回流焊接之前传送过程中的震动冲击。,另外，贴装机的送料器也要稳定。,贴装过程中基准点的选择和压力的控制贴装第一层ASIC时采,25,底部元件锡膏印刷工艺的控制,底部元件球间距为0.5mm或0.4mm的CSP，对于锡膏印刷是一个挑战，需要优化PCB焊盘的设计，印刷钢网的开孔设计也需要仔细考虑。锡膏的选择也很关键，往往会有锡膏过量或不足的现象。,底部元件锡膏印刷工艺的控制底部元件球间距为0.5mm或0,26,回流焊接工艺的控制,首先需要,细致地优化回流焊接温度曲线,。由于无铅焊接的温度较高，例如 0.3mm较薄的元件和基板在回流焊接过程中很容易产生热变形；同时,监控顶层元件表面与底层元件内部温度,非常重要，既要考虑顶层元件表面温度不要过高，又要保证底层元件焊球和锡膏充分熔化、形成良好的焊点。,升温速度建议控制在1.5/s以内，防止热冲击及炉内移位和其他焊接缺陷产生。在保证焊接品质的前提下让回流温度尽量低一些，最大程度地降低热变形的可能。,C4元件在焊接过程中，高度会有一定程度的降低，这可以补偿焊球高度的不一致性，但是基板焊盘要设计适当的公差，将焊接过程中的变形及不共面性一并考虑。,选择焊接环境。在空气中焊接，特别是对于无铅工艺，会增加金属氧化、润湿不良、焊球不能完整塌陷；采用低氧气浓度的氮气焊接，元件会出现立碑现象；焊接成本也会增加25%50%。,回流焊接工艺的控制首先需要细致地优化回流焊接温度曲线。由,27,回流焊接后的检查,X-ray检查,堆叠两层应用X-ray来检查没有什么问题，只要在产品上设计适当的参照，就可以轻易检查出元件是否有偏移等。但对于多层堆叠要清楚地检查各层焊点的情况，需要X射线检查仪具有分层检查的功能，例如Agilent的5DX。,检查底部元件和顶部元件回流焊接前、后的空间关系,回流焊接后的检查 X-ray检查,28,底部元件和顶部元件组装后的空间关系,PoP装配的重点是需要控制元器件之间的空间关系，,如果它们之间没有适当的间隙，会产生致命的应力,，直接影响可靠性和装配良率。概括起来需要关注以下几项空间关系：,底部器件的塑封高度(0.27,0.35mm),顶部器件回流前焊球的高度d1与间距e1,回流前，顶部器件底面和底部元件顶面的间隙f1,顶部器件回流后焊球的高度d2与间距e2,回流后，顶部器件底面和底部元件顶面的间隙f2,底部元件和顶部元件组装后的空间关系 PoP装配的重点是需要控,29,Assembly x-ray,Bottom component placement accuracy is very good.,Bottom component placement accuracy is very good.,Assembly x-rayBottom component,30,PCB 变形时影响到底层CSP,合格焊点 不合格焊点 不合格焊点,PCB 变形时影响到底层CSP 合格焊点,31,可靠性(是否需要底部填充,underfill,),目前大多采用underfill来解决可靠性问题，但是pop的underfill的难度可比一般的BGA/CSP的难度要高很多，因为有两个以上层面需要进行点胶，而且还要保证每层都能均匀的布满，是个难题。,胶水选择和,填充,工艺的合理安排很关键。,可靠性(是否需要底部填充underfill)目前大多采用,32,底部填充,underfill,对于两层堆叠，可以对上层器件进行底部填充，也可以两层器件都做填充。如果上下层器件外形尺寸相同，便没有空间单独对上层器件进行底部填充。对上下层器件同时进行底部填充时，填料能否在两层元件间完整流动需要关注。适当的点胶路径，适当的胶量控制可以有效控制填料中的气泡。回流焊接过程中过多的助焊剂残留会影响到添填料在元件下的流动，导致气孔的出现。,底部填充underfill对于两层堆叠，可以对上层器件进行底,33,可靠性是另一关注的重点,目前，环球仪器SMT工艺实验室正在进行的另一个项目就是堆叠装配可靠性的研究。从目前采用跌落测试的研究结果来看，失效