单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,*,52,同步触发器,在一个较复杂的数字系统中，当采用多个触发器工作时，往往要求触发器的状态改变不是在输入信号变化时完成，而是要求各个触发器的状态变化在时间上实现同步。,通常,称此同步信号为时钟脉冲信号,，简称为时钟，,用,CP,表示,。将具有时钟控制的触发器称为时钟触发器，又称为,同步触发器,。,这时就需要对触发器的状态变化时刻进行控制，,通过附加控制门电路,，,并引入一个公用的同步信号,，,使这些触发器只有在同步信号到达时才按输入信号改变输出状态,；,而在其他时间触发器只能保持原状态不变,。,52 同步触发器 在一个较复杂的数字系统中，,一、同步,RS,触发器,由图,5.2.11,可知门电路 和 构成,基本,RS,触发器,。,同步,RS,触发器的电路结构如,图,5.2.11,所示。,1,.,电路结构,图,5.2.11,一、同步RS触发器 由图5.2.11可知门电路,2,.,逻辑符号,同步,RS,触发器的逻辑符号如,图,5.2.12,所示。,图,5.2.12,2.逻辑符号 同步RS触发器的逻辑符号如图5.2.,3,.,逻辑功能分析,.,当 时，控制门 关闭，输出都是,1,。这时，不管,端的输入信号如何变化，触发器都将,保持原状态不变,。,.,当 时，打开，端的输入信号才能通过这两个门电路，使基本,RS,触发器的状态发生变化，其输出状态由 端的输入信号决定。,即：,3.逻辑功能分析.当 时，控制门,同步,RS,触发器的特性表如,表,5.2.11,所示。,.,特性表,4,.,触发器的功能表示,（）,表,5.2.11,同步RS触发器的特性表如表5.2.11所示。.,.,次态卡诺图,同步,RS,触发器的次态卡诺图如,图,5.2.13,所示。,图,5.2.13,同步,RS,触发器的特性方程为,.,特性方程,（公式,5.2.1,）,.次态卡诺图 同步RS触发器的次态卡诺图如图5.2,同步,RS,触发器的激励表如,表,5.2.12,所示。,.,激励表,表,5.2.12,同步RS触发器的激励表如表5.2.12所示。.,.,状态转换图,同步,RS,触发器的状态转换图如,图,5.2.14,所示。,图,5.2.14,.状态转换图 同步RS触发器的状态转换图如图5.2,.,波形图,同步,RS,触发器的波形图如,图,5.2.15,所示。设初始状态为,0,。,图,5.2.15,.波形图 同步RS触发器的波形图如图5.2.15,为了解决同步,RS,触发器输入端 之间的,约束问题,，可以将同步,RS,触发器接成同步,D,触发器的结构形式。,同步,D,触发器的电路结构如,图,5.2.21,所示。,1,.,电路结构,二、同步,D,触发器,（,D,锁存器）,图,5.2.21,为了解决同步RS触发器输入端 之间的约束问题,2,.,逻辑符号,同步,D,触发器的逻辑符号如,图,5.2.22,所示。,图,5.2.22,2.逻辑符号 同步D触发器的逻辑符号如图5.2.2,3,.,逻辑功能分析,.,当 时，控制门 关闭，输出都是,1,。这时，不管,端的输入信号如何变化，触发器都将,保持原状态不变,。,.,当 时，打开，端的输入信号才能通过这两个门电路，使基本,RS,触发器的状态发生变化，其输出状态由 端的输入信号决定。,即：,3.逻辑功能分析.当 时，控制门,同步,D,触发器的特性表如,表,5.2.21,所示。,.,特性表,4,.,触发器的功能表示,（）,表,5.2.21,同步D触发器的特性表如表5.2.21所示。.特,.,次态卡诺图,同步,D,触发器的次态卡诺图如,图,5.2.23,所示。,同步,D,触发器的特性方程为,.,特性方程,（公式,5.2.2,）,图,5.2.23,.次态卡诺图 同步D触发器的次态卡诺图如图5.2.,同步,D,触发器的激励表如,表,5.2.22,所示。,.,激励表,表,5.2.22,同步D触发器的激励表如表5.2.22所示。.激,.,状态转换图,同步,D,触发器的状态转换图如,图,5.2.24,所示。,图,5.2.24,.状态转换图 同步D触发器的状态转换图如图5.2.,.,波形图,同步,D,触发器的波形图如,图,5.2.25,所示。设初始状态为,0,。,图,5.2.25,.波形图 同步D触发器的波形图如图5.2.25所,为了解决同步,RS,触发器输入端 之间的,约束问题,，也可以将同步,RS,触发器接成同步,JK,触发器的结构形式。,同步,JK,触发器的电路结构如,图,5.2.31,所示。,1,.,电路结构,三、同步,JK,触发器,图,5.2.31,为了解决同步RS触发器输入端 之间的约束问题,2,.,逻辑符号,同步,JK,触发器的逻辑符号如,图,5.2.32,所示。,图,5.2.32,2.逻辑符号 同步JK触发器的逻辑符号如图5.2.,.,当 时,3,.,逻辑功能分析,.,当 时，控制门 关闭，输出都是,1,。这时，不管,端的输入信号如何变化，触发器都将,保持原状态不变,。,.,当 时，打开，端的输入信号才能通过这两个门电路，使基本,RS,触发器的状态发生变化，其输出状态由 端的输入信号决定。,即：,.,当 时,.当 时 3.逻辑功能分析.当,同步,JK,触发器的特性表如,表,5.2.31,所示。,.,特性表,4,.,触发器的功能表示,（）,表,5.2.31,同步JK触发器的特性表如表5.2.31所示。.,.,次态卡诺图,同步,JK,触发器的次态卡诺图如,图,5.2.33,所示。,同步,JK,触发器的特性方程为,.,特性方程,（公式,5.2.3,）,图,5.2.33,.次态卡诺图 同步JK触发器的次态卡诺图如图5.2,同步,JK,触发器的激励表如,表,5.2.32,所示。,.,激励表,表,5.2.32,同步JK触发器的激励表如表5.2.32所示。.,.,状态转换图,同步,JK,触发器的状态转换图如,图,5.2.34,所示。,图,5.2.34,.状态转换图 同步JK触发器的状态转换图如图5.2,.,波形图,同步,JK,触发器的波形图如,图,5.2.35,所示。设初始状态为,0,。,图,5.2.35,.波形图 同步JK触发器的波形图如图5.2.35,四、集成同步触发器,常见的中规模集成同步,D,触发器如,图,5.2.41,所示。,图,5.2.41,四、集成同步触发器 常见的中规模集成同步D触发器如图5,返回,空翻是一种有害的现象，它使得时序逻辑电路不能按时钟节拍工作，造成系统的误动作。,造成空翻现象的原因,是同步触发器结构的不完善,，下面将介绍几种无空翻的触发器，都是从结构上采取措施，从而克服了空翻现象。,在一个时钟周期的,CP=1,期间内同步触发器都能接收输入信号并改变状态。我们把由此引起的,在一个时钟脉冲周期中,，,触发器的状态发生多次翻转的现象,叫做,空翻,。,同步触发器存在的问题,空翻,返回 空翻是一种有害的现象，它使得时序逻辑电路不能按时,