单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,.,*,自测题,第三章 内部存储器,1,.,自测题第三章 内部存储器1.,选 择,1.字存储单元是指()。,A.存放一个字节的存储单元,B.存放一个机器字的存储单元,C.存放一个二进制信息位的存储位元,2.存储字长是指()。,A.存放在一个存储单元中的二进制代码组合,B.存放在一个存储单元中的二进制代码个数,C.存储单元的个数,D.存储单元的集合,2,.,选 择 1.字存储单元是指()。2.,3.,与外存储器相比，内存的特点是,(),。,A.,容量小、速度快、成本高,B.,容量小、速度快、成本低,C.,容量大、速度快、成本高,D.,容量大、速度快、成本低,4.,计算机的存储器采用分级存储体系（多级结构）的主要目的是,(),。,A.,便于读,/,写数据,B.,减小机箱的体积,C.,便于系统升级,D.,解决存储容量、价格和存取速度之间的矛盾,3,.,3.与外存储器相比，内存的特点是()。3.,5.,某,SRAM,芯片，其存储容量为,64K16,位，该芯片的地址线和数据线数目分别为,(),。,A.64,，,16 B.16,，,64,C.64,，,8 D.16,，,16,6,、一个,16K32,位的存储器，其地址线和数据线的总和是,(),。,A.48,B.46,C.36,D.52,7.,某,SRAM,芯片，其容量为,5128,位，除电源和接地端外，该芯片引出线的最小数目是,(),。,A.17,B.18,C.19,D.20,4,.,5.某SRAM芯片，其存储容量为64K16位，该芯片的地址,8.某计算机的字长是16位，它的存储容量是64KB，按字编址，它的寻址范围是()。,A.64K 0(64K-1)B.32KB 032KB,C.32K 0(32K-1)D.64KB 064KB,9.某机字长32位，其存储容量为1MB。若按字编址，它的寻址范围是()。,A.0(1M-1),B.0(512K-1)B,C.0(256K-1),D.0256KB,5,.,8.某计算机的字长是16位，它的存储容量是64KB，按字编址,10.某计算机的字长是32位，其存储容量为4MB。若按半字编址，它的寻址范围是()。,A.04MB B.02MB,C.0(2M-1)D.0(1MB-1),11、相联存储器是按()进行寻址的存储器。,A.地址指定方式,B.堆栈存取方式,C.内容指定方式,D.地址指定与堆栈存取方式结合,6,.,10.某计算机的字长是32位，其存储容量为4MB。若按半字编,12.交叉存储器实质是一种()存储器，它能()执行()独立的读/写操作。,A.模块式,并行,多个,B.模块式,串行,多个,C.整体式,并行,一个,D.整体式,串行,多个,7,.,12.交叉存储器实质是一种()存储器，它能(,13.以下四种类型的半导体存储器中，以传送同样多的字为比较条件，则读出数据传输率最高的是()。,A.DRAM B.SRAM,C.FLASH D.EPROM,14.下列元件中存取速度最快的是()。,A.Cache B.寄存器,C.内存 D.外存,8,.,13.以下四种类型的半导体存储器中，以传送同样多的字为比较条,15.双端口存储器()情况下会发生读/写冲突。,A.左端口与右端口的地址码不同,B.左端口与右端口的地址码相同,C.左端口与右端口的数据码相同,D.左端口与右端口的数据码不同,16.通常计算机的内存储器可采用()。,A.RAM和ROM B.ROM C.RAM,9,.,15.双端口存储器()情况下会发生读/写冲突。,17.在程序的执行过程中，Cache与主存的地址映射是由()。,A.操作系统来管理的,B.程序员来调度的,C.硬件自动完成的,D.操作系统辅助相应的硬件来完成的,18.64KB的内存容量为()。,A.64000字节 B.32768字节,C.65536字节 D.32000字节,10,.,17.在程序的执行过程中，Cache与主存的地址映射是由(,19.在Cache的地址映射中，若主存中的任意一块均可映射到Cache的任意一行的位置上，则这种方法称为()。,A.全相联映射 B.直接映射,C.组相联映射 D.混合映射,20.DRAM地址分两次输入（行选通RAS和列选通CAS）的目的是()。,A.缩短读/写时间,B.减少芯片引出端线数,C.刷新,11,.,19.在Cache的地址映射中，若主存中的任意一块均可映射到,21.下列说法中正确的是()。,A.半导体RAM信息可读可写，且断电后仍能保持记忆,B.半导体DRAM是易失性的，而SRAM则不是,C.SRAM只有在电源不掉的时候，所存信息是不易失的,12,.,21.下列说法中正确的是()。12.,22.下列有关高速缓冲存储器Cache的说法正确的是()。,A.只能在CPU之外,B.CPU内外都可以设置Cache,C.只能在CPU之内,D.若存在Cache，CPU就不需要访问主存,13,.,22.下列有关高速缓冲存储器Cache的说法正确的是(,1.,某,DRAM,芯片内部的存储元为,128128,结构。该芯片每隔,2ms,至少要刷新一次。且刷新是顺序对,128,行的存储元进行的。设存储周期为,500ns,。求其刷新信号周期和刷新的开销（也即进行刷新操作的时间所占的百分比）。,计 算,14,.,1.某DRAM芯片内部的存储元为128128结构。该芯片每,【,解,】,刷新信号周期为,2ms/128=0.015625ms,刷新操作的时间为,500ns128=64000ns,刷新的开销,64000ns/2000000ns=3.2%,15,.,【解】15.,2.某计算机系统的内存储器由Cache和主存构成，Cache的存储周期为50ns，主存的存储周期为250ns。已知在一段给定的时间内，CPU访问整个存储体系4500次，其中访问主存500次。问：,(1)Cache的命中率是多少？,(2)CPU访问内存的平均时间是多少？,(3)Cache-主存系统的效率是多少？,16,.,2.某计算机系统的内存储器由Cache和主存构成，Cache,【解】：(1)Cache的命中率,H=(4500-500)/45000.89,(2)CPU访存的平均时间,Ta=HTc+(1-H)Tm,=0.8950+(1-0.89)250,=44.5ns+27.5ns=72ns,(3)Cache-主存系统的效率e=Tc/Ta=50/72=0.694=69.4%,17,.,【解】：(1)Cache的命中率17.,用16K16位的SRAM芯片构成64K32位存储器。,问:,(1)计算共需多少SRAM芯片。,(2)画出该存储器的组成逻辑框图。,(3)在图中标明地址线、数据线条数。,综 合,18,.,用16K16位的SRAM芯片构成64K32位存储器。,【答】：因为存储器总容量为64K32位=2,16,32，所以全部地址线16位(A0-A15)，数据线32位。,所需芯片总数为,(64K32)(16K16)=42(片),而每个SRAM芯片容量为16K16位=2,14,16，所以片内地址线有14位(A0-A13)，数据线16位。因此存储器可分为4个模块，每个模块16K32位（需要2片进行位扩展），各模块用A14、A15通过2:4译码器进行选择。,19,.,【答】：因为存储器总容量为64K32位=21632，所以,20,.,20.,21,.,21.,